隨著電子工業應用領域需求的增長，要實現復雜程度較高的數字電子系統，對數據處理能力提出越來越高的要求。定點運算已經很難滿足高性能數字系統的需要，而浮點數相對于定點數，具有表述范圍寬，有效精度高等優點，在航空航天、遙感、機器人技術以及涉及指數運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數字。 計算機性價比的提高以及可編程邏輯器件的出現，對傳統的數字電子系統設計方法進行了變革。FPGA(Field Programmable Gate Array，現場可編程門陣列)讓設計師通過設計芯片來實現電子系統的功能，將傳統的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用，本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能。 (1)給出系統的整體框架設計和各模塊的實現，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程； (2)通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環境下，對系統的主要模塊進行開發設計及功能仿真，驗證了基于FPGA的浮點運算。
上傳時間： 2013-04-24
上傳用戶：咔樂塢
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
生成自定義的國標一二級漢字庫0.使用PCTOLCD的各種調整功能調整出您需要的文字樣式,如字體,字樣(下劃,傾斜，加 粗),大小(各種點陣大小的字體,可鎖定點陣本身大小(如16*16),然后在這個固定的點陣大小 內調節文字的大小(例如在16*16的點陣中居中顯示12*12大小的漢字). 1.使用“導入文本”的按鈕 2.點右下角"生成國標漢字庫"按鈕. 3.選擇字庫文件名后單擊確定 4.耐心等待一段時間后既得到生成的漢字庫(時間視具體機器而定).
標簽： 字模軟件
上傳時間： 2013-04-24
上傳用戶：yangmars
隨著數字視頻廣播的發展，觀眾將會面對越來越多綜合或專門頻道的選擇，欣賞到更高品質，更多服務的節目。而廣播業者則要為這些節目的版權購買，制作而承受更高的成本，單純的廣告收入已經不夠。要求對用戶收取一定的收視費用，而另一方面，調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制，決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中，CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統，在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。可以說，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成，FPGA的結構和原理，優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結構，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構建，硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
《徹底搞定C指針》是互聯網上下載次數最多的針對C指針問題的中文資源之一
標簽： 指針
上傳時間： 2013-06-05
上傳用戶：y307115118
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為： 1．確定了實現方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優化處理了字節代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環境的不同，本設計支持數據分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計； 3．利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現了資源和速度的均衡，在性能上具有較大的優勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現場可編程門陣（FPGA）的迅速發展，可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設計，包括浮點數與定點數之間的相互轉換，浮點加法器、減法器、乘法器以及除法器。在這些浮點運算單元電路中采用多級流水線技術，并在某些方面優化算法，提高了運算器的性能。在此基礎上討論浮點運算器的應用，通過調用自主開發的浮點乘、加模塊設計浮點FIR濾波器，并將其應用于正交中頻采樣，結果表明浮點運算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應用浮點運算模塊設計浮點FFT處理器，在FPGA中實現高精度的FFT處理。
上傳時間： 2013-05-20
上傳用戶：hechao3225
確保產品之制造性, R&D在設計階段必須遵循Layout相關規范, 以利制造單位能順利生產, 確保產品良率, 降低因設計而重工之浪費. “PCB Layout Rule” Rev1.60 (發文字號： MT-8-2-0029)發文后, 尚有訂定不足之處, 經補充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 規范內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規范”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規范”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規范”:為制造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規范”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故制造希望R&D及采購在購買異形零件時能顧慮制造的需求, 提高自動置件的比例. (5) “零件包裝建議規范”:,零件taping包裝時, taping的公差尺寸規范,以降低拋料率.
上傳時間： 2013-04-24
上傳用戶：vendy
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
