亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

存儲器管理系統(tǒng)(tǒng)

  • 一個基于51單片機的鎖存器代碼.附帶電路圖

    一個基于51單片機的鎖存器代碼.附帶電路圖

    標簽: 51單片機 鎖存器 代碼 電路圖

    上傳時間: 2014-01-14

    上傳用戶:壞壞的華仔

  • 計數(shù)器,分頻器,鎖存器,驅(qū)動器分冊 338頁 5.7M.pdf

    器件數(shù)據(jù)手冊專輯 120冊 2.15G計數(shù)器,分頻器,鎖存器,驅(qū)動器分冊 338頁 5.7M.pdf

    標簽:

    上傳時間: 2014-05-05

    上傳用戶:時代將軍

  • 單相數(shù)字式光伏并網(wǎng)逆變器的研究與設(shè)計.rar

    近年來,光伏發(fā)電技術(shù)取得了長足的進步,太陽能已經(jīng)成為當今能源的一個重要補充。光伏并網(wǎng)發(fā)電是太陽能大規(guī)模利用的必然趨勢。本文以光伏并網(wǎng)發(fā)電系統(tǒng)的核心設(shè)備并網(wǎng)逆變器為研究對象,首先給出了單相光伏并網(wǎng)逆變器的詳細的硬件設(shè)計過程,然后對光伏陣列的最大功能點跟蹤、逆變器的特性及控制方法、并網(wǎng)系統(tǒng)的人機交互子系統(tǒng)等進行了深入的研究。 并網(wǎng)逆變器的硬件設(shè)計是整個系統(tǒng)的基礎(chǔ)和難點之一。本文設(shè)計了1套額定功率為3KW的兩級式光伏并網(wǎng)逆變器,采用F2812DSP作為系統(tǒng)的控制核心。文章對整個硬件的設(shè)計過程和電路原理進行了詳細分析。 為提高系統(tǒng)效率,光伏陣列都要求工作在最大功率點處。本文在分析了各種MPPT方法的優(yōu)缺點的基礎(chǔ)上,提出了基于移相全橋電路的電導(dǎo)增量法,給出了整個算法在DSP中的實現(xiàn)過程。 并網(wǎng)逆變器輸出級的跟蹤控制技術(shù)是系統(tǒng)設(shè)計的關(guān)鍵點之一。本文詳細分析了逆變器輸出級的電路工作模式和數(shù)學模型,深入分析了T型輸出濾波器的原理及電網(wǎng)電壓對輸出電流的影響,提出了基于前饋補償?shù)臄?shù)字PI控制,并給出了其在DSP中的實現(xiàn)過程。 為完成對并網(wǎng)系統(tǒng)的監(jiān)控和設(shè)置,設(shè)計了人機交互子系統(tǒng),該系統(tǒng)是一個小型嵌入式系統(tǒng),用MODBUS協(xié)議實現(xiàn)了子系統(tǒng)和控制系統(tǒng)的通信。本文詳細分析了整個子系統(tǒng)的軟硬件設(shè)計過程。 最后,對整個系統(tǒng)進行了實驗驗證,結(jié)果表明了系統(tǒng)方案的可行性,系統(tǒng)實現(xiàn)了穩(wěn)定可靠運行。

    標簽: 單相 光伏并網(wǎng) 數(shù)字式

    上傳時間: 2013-05-26

    上傳用戶:88mao

  • 一種16位音頻SigmaDelta模數(shù)轉(zhuǎn)換器的研究與設(shè)計.rar

    Sigma-Delta A/D轉(zhuǎn)換器利用過采樣,噪聲整形和數(shù)字濾波技術(shù),有效衰減了輸出信號帶內(nèi)的量化噪聲,提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比,它降低了對模擬電路性能指標和元件精度的要求,簡化了模擬電路的設(shè)計,降低了生產(chǎn)成本。 本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上,基于TSMC0.18um工藝,采用1.8V工作電源,128倍的過采樣率,6.4MHz的采樣頻率,設(shè)計了一個主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器,分辨率達到16位。在調(diào)制器的設(shè)計中,本文采用了多級噪聲整形MASH(2-1)級聯(lián)調(diào)制器結(jié)構(gòu),同時,考慮了各種非理想因素對系統(tǒng)性能的影響,在SDtoolbox工具的幫助下使用Simulink進行調(diào)制器系統(tǒng)設(shè)計。并使用Cadence Spectre對模塊電路進行設(shè)計仿真,包括運放,比較器,帶隙基準電壓源,CMOS開關(guān),非交疊時鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計中,采用了分級抽取技術(shù),使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優(yōu)化設(shè)計。并在原有的濾波器算法的基礎(chǔ)上,采用了CIC濾波器和半帶濾波器,設(shè)計出了運算量和存儲量都相對少的三級抽取濾波器系統(tǒng),大大降低了功耗和面積。 論文的仿真結(jié)果表明,所設(shè)計的Sigma-Delta A/D轉(zhuǎn)換器信噪比達到102.3dB,滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞:Sigma-Ddta; 信噪比; 多級噪聲整形; 數(shù)字抽取濾波器

    標簽: SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器

    上傳時間: 2013-06-27

    上傳用戶:songyuncen

  • MP3音頻解碼器的FPGA原型芯片設(shè)計與實現(xiàn).rar

    MP3音樂是目前最為流行的音樂格式,因其音質(zhì)、復(fù)雜度與壓縮比的完美折中,占據(jù)著廣闊的市場,不僅在互聯(lián)網(wǎng)上廣為流傳,而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實時性、面積等約束條件下,研究MP3解碼電路的設(shè)計方法,實現(xiàn)FPGA原型芯片,研究MP3原型芯片的驗證方法。 論文的主要貢獻如下: (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟,以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計,可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中,采用流水線設(shè)計技術(shù),設(shè)置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續(xù)訪問公共緩存技術(shù),合理規(guī)劃各計算子模塊的工作時序,將數(shù)據(jù)計算的時間隱藏在訪存過程中;充分利用頻率線的零值區(qū)特性,有效地減少數(shù)據(jù)計算量,加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺,實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個,寄存器共有4024個,系統(tǒng)頻率可達69.6MHz,充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質(zhì)良好。

    標簽: FPGA MP3 音頻解碼器

    上傳時間: 2013-07-01

    上傳用戶:xymbian

  • JPEG2000算術(shù)編碼的研究與FPGA實現(xiàn)

    JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應(yīng)用前景.但是,JPEG2000是一個復(fù)雜編碼系統(tǒng),目前為止的軟件實現(xiàn)方案的執(zhí)行時間和所需的存儲量較大,若想將JPEG2000應(yīng)用于實際中,有著較大的困難,而用硬件電路實現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術(shù)編碼的原理及實現(xiàn)算法進行了深入的研究,并重點探討了JPEG2000中算術(shù)編碼的硬件實現(xiàn)問題,給出了一種硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案,并以Altera 20K200E FPGA為基礎(chǔ),在Active-HDL環(huán)境中進行了功能仿真,在Quartus Ⅱ集成開發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結(jié)果表明,本文設(shè)計的硬件算術(shù)編碼器與實現(xiàn)JPEG2000的軟件:Jasper[2]中的算術(shù)編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應(yīng)用于數(shù)字監(jiān)控系統(tǒng)等實際應(yīng)用有著重要的意義.

    標簽: JPEG 2000 FPGA 算術(shù)編碼

    上傳時間: 2013-05-16

    上傳用戶:671145514

  • 基于FPGA的視頻編碼器設(shè)計

    ISO和ITU-T制定的一系列視頻編碼國際標準的推出,開創(chuàng)了視頻通信和存儲應(yīng)用的新紀元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標,即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上,綜合出各種標準中實現(xiàn)途徑的共性和優(yōu)勢,將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點,建立一個可重構(gòu)的內(nèi)核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統(tǒng)后,就可作為專用視頻壓縮編碼器進行門級電路設(shè)計的原型,構(gòu)建一個片上可編程的獨立系統(tǒng)。 編碼器設(shè)計有良好的應(yīng)用前景,通過使用離散余弦變換和熵編碼,對運動圖像從空間上進行壓縮編碼,使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲和編輯等方面的要求。同時,系統(tǒng)的設(shè)計將解碼的工作量大幅度降低,功能模塊在作適當?shù)母膭雍罂蔀榻獯a器的參考設(shè)計使用。 研究所涉及的各功能模塊都進行了系統(tǒng)性的仿真和綜合,滿足工程樣機的前期研發(fā)需要。

    標簽: FPGA 視頻編碼器

    上傳時間: 2013-04-24

    上傳用戶:xiangwuy

  • 基于DSPFPGA的H264AVC實時編碼器

    H.264/AVC是ITU-T和ISO聯(lián)合推出的新標準,采用了近幾年視頻編碼方面的先進技術(shù),以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標準。 本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標,作者負責系統(tǒng)架構(gòu)設(shè)計,軟硬件劃分以及部分模塊的硬件算法設(shè)計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估,算法特點的分析,同時考慮到編碼器系統(tǒng)的可伸縮性,可擴展性,本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當核心處理器,而FPGA作為協(xié)處理器,針對編碼器中最復(fù)雜耗時的模塊一運動估計模塊,設(shè)計相應(yīng)的硬件加速引擎,以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案,其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運動估計,同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預(yù)測,可以改善運動補償精度,提高圖像質(zhì)量和編碼效率,但同時也大大增加了編碼器的復(fù)雜度,因此需要設(shè)計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設(shè)計與實現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中,將多處理器技術(shù)和流水線技術(shù)相結(jié)合,提供高性能的并行計算能力,同時,采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量,滿足運算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測試平臺,完成了對整個設(shè)計的RTL級的仿真驗證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化,從而使工作頻率最終達到134MHz,分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。

    標簽: DSPFPGA H264 264 AVC

    上傳時間: 2013-07-24

    上傳用戶:sn2080395

  • 基于FPGA的靜止圖像編碼器

    遙感圖像在人類生活和軍事領(lǐng)域的應(yīng)用日益廣泛,適合各種要求的遙感圖像編碼技術(shù)具有重要的現(xiàn)實意義。基于小波變換的內(nèi)嵌編碼技術(shù)已成為當前靜止圖像編碼領(lǐng)域的主流,其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees,SPIHT)的內(nèi)嵌編碼算法。這種算法具有碼流可隨機獲取以及良好的恢復(fù)圖像質(zhì)量等特性,因此成為實際應(yīng)用中首選算法。隨著對圖像編碼技術(shù)需求的不斷增長,尤其是在軍事應(yīng)用領(lǐng)域如衛(wèi)星偵察等方面,這種編碼算法亟待轉(zhuǎn)換為可應(yīng)用的硬件編碼器。 在靜止圖像編碼領(lǐng)域,高性能的圖像編碼器設(shè)計一直是相關(guān)研究人員不懈追求的目標。本文針對靜止圖像編碼器的設(shè)計作了深入研究,并致力于高性能的圖像編碼算法實現(xiàn)結(jié)構(gòu)的研究,提出了具有創(chuàng)新性的降低計算量、存儲量,提高壓縮性能的算法實現(xiàn)結(jié)構(gòu),并成功應(yīng)用于圖像編碼硬件系統(tǒng)中。這個方案還支持壓縮比在線可調(diào),即在不改變硬件框架的條件下可按用戶要求實現(xiàn)16倍到2倍的壓縮,以適應(yīng)不同的應(yīng)用需求。本文所做的工作包括了兩個部分。 1.一種基于行的實時提升小波變換實現(xiàn)結(jié)構(gòu):該結(jié)構(gòu)同時處理行變換和列變換,并且在圖像邊界采用對稱擴展輸出邊界數(shù)據(jù),使得圖像小波變換時間與傳統(tǒng)的小波變換相比提高了將近2.6倍,提高了硬件系統(tǒng)的實時性。該結(jié)構(gòu)還合理地利用和調(diào)度內(nèi)部緩沖器,不需要外部緩沖器,大大降低了硬件系統(tǒng)對存儲器的要求。 2.一種采用左遍歷的比特平面并行SPIHT編碼結(jié)構(gòu):在該編碼結(jié)構(gòu)中,空間定位生成樹采用深度優(yōu)先遍歷方式,比特平面同時處理極大地提高了編碼速度。

    標簽: FPGA 圖像 編碼器

    上傳時間: 2013-06-17

    上傳用戶:abc123456.

  • 串行10位數(shù)模轉(zhuǎn)換器TLC5615及其在單片機中的應(yīng)用

    本文分析了 T EXAS 儀器公司新推出的串行10 位數(shù)/ 模轉(zhuǎn)換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數(shù)/

    標簽: 5615 TLC 串行 中的應(yīng)用

    上傳時間: 2013-05-20

    上傳用戶:redmoons

主站蜘蛛池模板: 收藏| 桃江县| 连山| 安义县| 汝阳县| 丰台区| 宜昌市| 赤城县| 驻马店市| 教育| 永胜县| 汉源县| 淮南市| 通榆县| 阿拉善左旗| 芮城县| 灵寿县| 弥渡县| 安阳市| 繁峙县| 称多县| 满城县| 阜宁县| 长白| 霍城县| 丹凤县| 山阴县| 苏州市| 安图县| 沾化县| 鲁山县| 金平| 庆阳市| 乐业县| 香河县| 三穗县| 乡宁县| 黑河市| 万州区| 南投县| 神农架林区|