Protues使用總線方式畫電路的方法 使用教程 適合初級新手
上傳時(shí)間： 2013-05-24
上傳用戶：bcjtao
本文對基于FPGA的遠(yuǎn)程視頻傳輸系統(tǒng)進(jìn)行了研究。主要內(nèi)容如下： (1)在系統(tǒng)發(fā)送端將數(shù)據(jù)采集等邏輯控制和圖像壓縮集成在一片F(xiàn)PGA上，此方案減小了系統(tǒng)體積，提高了系統(tǒng)的集成度。 (2)系統(tǒng)圖像壓縮部分基于FPGA的二維小波變換的設(shè)計(jì)與實(shí)現(xiàn)，選用5/3整數(shù)提升小波，提升過程采用折疊結(jié)構(gòu)可以節(jié)省系統(tǒng)的資源。采用FPGA實(shí)現(xiàn)小波變換與使用DSP處理器的“DSP+ASIC”方案相比，具有速度快，數(shù)據(jù)寬度可任意設(shè)置的特點(diǎn)，并且VHDL語言具有可移植性的特點(diǎn)，具有更強(qiáng)的通用性。 (3)數(shù)據(jù)采集時(shí)采用乒乓操作存儲(chǔ)輪流向兩片外部存儲(chǔ)器存、取采集的圖像數(shù)據(jù)，能夠保證圖像整幀采集和穩(wěn)定連續(xù)的數(shù)據(jù)壓縮和數(shù)據(jù)傳輸，節(jié)約緩存空間，提高了速度，優(yōu)于單存儲(chǔ)器的方法。
標(biāo)簽： FPGA 遠(yuǎn)程視頻 傳輸系統(tǒng)
上傳時(shí)間： 2013-06-01
上傳用戶：superhand
三維彩色信息獲取系統(tǒng)目的是獲取對象的三維空間坐標(biāo)和顏色信息。它是計(jì)算機(jī)視覺研究的重要內(nèi)容，也是當(dāng)前信息科學(xué)研究中的一個(gè)重要熱點(diǎn)。 本文首先介紹了三維信息獲取技術(shù)的意義和實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù)，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時(shí)序。 本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計(jì)，總結(jié)出了較完整、規(guī)范化的設(shè)計(jì)流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法，總結(jié)了在視頻系統(tǒng)中的高級設(shè)計(jì)技巧，包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實(shí)現(xiàn)方式等。 為了說明提出的設(shè)計(jì)方法，本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測算法的硬件實(shí)現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合，具有穩(wěn)定性好、精度高、計(jì)算簡單、數(shù)據(jù)存儲(chǔ)量小、實(shí)現(xiàn)速度快的特點(diǎn)，此外，該方法有利于硬件快速實(shí)現(xiàn)。實(shí)踐證明這種方法是實(shí)用的、有效的。 本文的重點(diǎn)在于研制了具有完全自主知識(shí)產(chǎn)權(quán)的實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實(shí)現(xiàn)系統(tǒng)快速算法的核心，使用現(xiàn)場可編程器FPGA器件EPlK50實(shí)現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實(shí)現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉(zhuǎn)化為RGB真彩色信號的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機(jī)交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專用集成電路研制是整個(gè)實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)實(shí)現(xiàn)的關(guān)鍵。
標(biāo)簽：
上傳時(shí)間： 2013-07-23
上傳用戶：lguotao
教你如何在orcad設(shè)計(jì)原理圖怎樣在powerpcb中生成PCB的步驟及方法
標(biāo)簽： powerpcb orcad PCB 設(shè)計(jì)原理
上傳時(shí)間： 2013-07-05
上傳用戶：huyanju
多層PCB電路板設(shè)計(jì)方法，詳盡的介紹了多層板的設(shè)計(jì)，圖文并茂。（PROTEL）
上傳時(shí)間： 2013-06-20
上傳用戶：nairui21
原理圖和pcb圖的漢化 方法 PowerLogic漢化 PowerPCB漢化
上傳時(shí)間： 2013-06-12
上傳用戶：jjq719719
orcad轉(zhuǎn)pads格式文件的技術(shù)及實(shí)現(xiàn)方法
標(biāo)簽： orcad pads 格式文件 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-04-24
上傳用戶：ouyangtongze
無字庫12864液晶的驅(qū)動(dòng)方法，手把手教你寫12864的液晶顯示
標(biāo)簽： 12864 無字庫 液晶 驅(qū)動(dòng)
上傳時(shí)間： 2013-06-07
上傳用戶：小草123
WINCC與S7200通訊方法2011年5月15日 16:10:58
上傳時(shí)間： 2013-07-18
上傳用戶：chenlong
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實(shí)現(xiàn)了多個(gè)ADC測試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測試時(shí)間，從而降低ADC測試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測試。 本研究通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵(lì)信號，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進(jìn)行串并轉(zhuǎn)換。然后對左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對WM8731L片內(nèi)2個(gè)被測.ADC并行地進(jìn)行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對2個(gè)相同ADC的參數(shù)評估，減小單個(gè)ADC的平均測試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動(dòng)測試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測ADC在同一時(shí)刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測試機(jī)的混合信號選項(xiàng)卡或測試子系統(tǒng)。
上傳時(shí)間： 2013-06-07
上傳用戶：gps6888
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
