可控m序列產生器我分成四個小模塊來做，M，M1，M2，M3分別對應為：m序列產生器、控制器、碼長選擇器、碼速率選擇器。
上傳時間： 2013-12-22
上傳用戶：wpt
數據結構常用算法——向量遍歷器。希望能給讀者朋友帶來幫助。
上傳時間： 2014-11-06
上傳用戶：R50974
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
上傳時間： 2015-05-02
上傳用戶：zukfu
第一章 8086程序設計 第二章 MCS-51程序設計 第三章 微機基本系統的設計 第四章 存貯器與接口 第五章 并行接口 第六章 計數器、定時器與接口 第七章 顯示器與鍵盤接口 第八章 串行通信及接口 第九章 數模轉換器和模數轉換器接口
上傳時間： 2015-05-03
上傳用戶：pinksun9
CSS教學手冊(有四本電子書) !!! 大家好，因為小弟的工作是軟體工程師 所以收集了一些書籍 現在登供給各位同好們，希望對大家有幫助 能翻繁體的我盡量翻了 至於太大了有限制我就無法上傳了 不過有些是非常有用的^"^
上傳時間： 2014-01-11
上傳用戶：希醬大魔王
目 錄 實驗 實驗一：WAVE軟件使用 實驗二：常用指令的使用練習 實驗三：循環程序 實驗四：查表程序 實驗五：數制轉換程序 實驗六 實用子程序：（編程器的使用） 實驗七：中斷/定時程序 實驗八：輸入檢測與輸出顯示程序 課設 一、課程設計目的和意義 二、實驗電路系統的結構和使用方法 三、設計參考題目介紹和設計提示性思考題 四、設計任務書及要求 五、課程設計報告格式及要求 六、考核辦法 七、課程設計內容及學時安排
上傳時間： 2015-05-13
上傳用戶：362279997
基于ti dsp圖象處理專用芯片dm642上的sobel邊緣檢測算法,通過仿真器調試成功,保證能用
上傳時間： 2014-01-06
上傳用戶：maizezhen
設計一個可容納四組參賽的數字式搶答器，每組設一個按鈕供搶答使用。搶答器具有第一信號鑒別和鎖存功能，使除第一搶答者外的按鈕不起作用；設置一個主持人“復位”按鈕，主持人復位后，開始搶答，第一信號鑒別鎖存電路得到信號后，用指示燈顯示搶答組別，揚聲器發出2—3s的音響。 設置犯規電路，對提前搶答和超時答題(例如3min)的組別鳴笛示警，并由組別顯示電路顯示出犯規組別。 設置一個計分電路，每組開始預置10分，由主持人記分，答對一次加1分，答錯一次減1分。
上傳時間： 2015-05-16
上傳用戶：cursor
7400 2輸入端四與非門 7401 集電極開路2輸入端四與非門 7402 2輸入端四或非門 7403 集電極開路2輸入端四與非門 7404 六反相器 7405 集電極開路六反相器 7406 集電極開路六反相高壓驅動器 7407 集電極開路六正相高壓驅動器 7408 2輸入端四與門 7409 集電極開路2輸入端四與門 7410 3輸入端3與非門 74107 帶清除主從雙J-K觸發器 74109 帶預置清除正觸發雙J-K觸發器 7411 3輸入端3與門 74112 帶預置清除負觸發雙J-K觸發器 7412 開路輸出3輸入端三與非門 74121 單穩態多諧振蕩器 74122 可再觸發單穩態多諧振蕩器 74123 雙可再觸發單穩態多諧振蕩器 74125 三態輸出高有效四總線緩沖門 74126 三態輸出低有效四總線緩沖門 7413 4輸入端雙與非施密特觸發器 74132 2輸入端四與非施密特觸發器 74133 13輸入端與非門 74136 四異或門 74138 3-8線譯碼器/復工器 74139 雙2-4線譯碼器/復工器 7414 六反相施密特觸發器 74145 BCD—十進制譯碼/驅動器 7415 開路輸出3輸入端三與門 74150 16選1數據選擇/多路開關 74151 8選1數據選擇器 74153 雙4選1數據選擇器 74154 4線—16線譯碼器
上傳時間： 2014-01-10
上傳用戶：jackgao
基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 Verilog HDL的
上傳時間： 2014-08-12
上傳用戶：ayfeixiao
