亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多維分析

  • 集成運(yùn)放線性應(yīng)用電路分析方法的研究.rar

    集成運(yùn)放線性應(yīng)用電路分析方法的研究 集成運(yùn)放線性應(yīng)用電路分析方法的研究

    標(biāo)簽: 集成運(yùn)放 線性應(yīng)用 電路分析

    上傳時間: 2013-06-06

    上傳用戶:gxf2016

  • 常用運(yùn)放電路范例及分析.rar

    一些常用的運(yùn)放電路及分析。國家半導(dǎo)體公司的應(yīng)用筆記。

    標(biāo)簽: 運(yùn)放電路 范例

    上傳時間: 2013-05-28

    上傳用戶:YYRR

  • OrCAD/PSpice9偏壓點(diǎn)和直流掃描分析(歐姆定律)

    OrCAD/PSpice9偏壓點(diǎn)和直流掃描分析(歐姆定律)一、學(xué)習(xí)目的:1、使用電路繪制程序Capture繪制所須要的電路圖2、學(xué)習(xí)偏壓點(diǎn)分析

    標(biāo)簽: PSpice OrCAD 偏壓 直流掃描分析

    上傳時間: 2013-04-24

    上傳用戶:xfbs821

  • 應(yīng)用EDA 技術(shù)仿真電子線路分析

    應(yīng)用EDA 技術(shù)仿真電子線路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應(yīng)用, 給出了仿真實(shí)

    標(biāo)簽: EDA 仿真 電子線路

    上傳時間: 2013-07-27

    上傳用戶:變形金剛

  • 多功能EDA仿真/教學(xué)實(shí)驗(yàn)系統(tǒng)

    多功能EDA仿真/教學(xué)實(shí)驗(yàn)系統(tǒng)產(chǎn)品簡介北京普立華電子科技有限公司研發(fā)部提供核心模塊-單片機(jī)系統(tǒng)核心模塊-CPLD核心模塊-FP

    標(biāo)簽: EDA 多功能 仿真 教學(xué)實(shí)驗(yàn)系統(tǒng)

    上傳時間: 2013-05-26

    上傳用戶:rocwangdp

  • SmartSOPC 多功能教學(xué)實(shí)驗(yàn)開發(fā)平臺

    SmartSOPC 多功能教學(xué)實(shí)驗(yàn)開發(fā)平臺――產(chǎn)品特性及技術(shù)參數(shù)概述:SmartSOPC 多功能教學(xué)實(shí)驗(yàn)開發(fā)平臺集眾多種功能于一體,是SOPC

    標(biāo)簽: SmartSOPC 多功能 教學(xué)實(shí)驗(yàn) 開發(fā)平臺

    上傳時間: 2013-06-07

    上傳用戶:lunshaomo

  • 超寬帶脈沖與MB-OFDM物理層的FPGA實(shí)現(xiàn)

    現(xiàn)代通信系統(tǒng)對帶寬和數(shù)據(jù)速率的要求越來越高,超寬帶(ultra-wideband,UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點(diǎn),成為解決企業(yè)、家庭、公共場所等高速因特網(wǎng)接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開分析:一是介紹用于UWB無載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖,即Hermite正交脈沖,并且分析了這種構(gòu)建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復(fù)用物理層提案(MBOA)的調(diào)制技術(shù),并在FPGA上實(shí)現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng),獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調(diào)制的接收機(jī)需要M/2個相關(guān)器,遠(yuǎn)比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時,維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響,但當(dāng)抖動時延范圍小于0.02ns時,其影響較為不明顯。本文認(rèn)為1~8階的Hermite脈沖皆可用,可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時傳輸,其多用戶的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶系統(tǒng)的誤比特率,所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制,在8個脈沖可用的情況下,最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協(xié)議,本文用Verilog硬件語言實(shí)現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu),并用Modelsim做了時序驗(yàn)證。用Verilog編程實(shí)現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達(dá)到UWBMB-OFDM系統(tǒng)的FFT處理器的要求,一個混和基多通道流水線的FFT算法結(jié)構(gòu)被提出。其有效的實(shí)現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外,它用于存儲和復(fù)數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復(fù)數(shù)乘法器的數(shù)量。在132MHz的工作頻率下,整個128點(diǎn)FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿足了MBOA的要求。

    標(biāo)簽: MB-OFDM FPGA 超寬帶 脈沖

    上傳時間: 2013-07-29

    上傳用戶:TI初學(xué)者

  • 優(yōu)化ⅡR數(shù)字濾波器的FPGA實(shí)現(xiàn)

    本文以數(shù)字信號處理系統(tǒng)為應(yīng)用背景,圍繞基于FPGA的ⅡR數(shù)字濾波器的實(shí)現(xiàn)技術(shù)展開了研究。 首先以ⅡR數(shù)字濾波器的優(yōu)化設(shè)計基本理論為依據(jù),研究了在頻域上的最小均方誤差設(shè)計法和在時域上的最小平方誤差設(shè)計法。以四階和六階兩個ⅡR低通數(shù)字濾波器設(shè)計為例,利用Matlab軟件進(jìn)行輔助設(shè)計,探討了濾波器的設(shè)計過程。 然后著重研究了FPGA的設(shè)計方法和設(shè)計流程,在設(shè)計中采用了層次化、模塊化的設(shè)計思想,將整個濾波器劃分為多個功能模塊,利用VHDL語言編程和原理圖兩種設(shè)計技術(shù)進(jìn)行了ⅡR濾波器的各個功能模塊的設(shè)計,采用EPlCl2Q240器件實(shí)現(xiàn)了基于FPGA的二個二階節(jié)級聯(lián)型結(jié)構(gòu)的四階ⅡR低通數(shù)字濾波器,并類推了設(shè)計六階ⅡR低通數(shù)字濾波器。最后用QuartusⅡ4.0軟件進(jìn)行了綜合與仿真,用MATLAB7.0軟件對仿真結(jié)果進(jìn)行了分析,最終在GW48-PK2開發(fā)系統(tǒng)中進(jìn)行了硬件電路驗(yàn)證,得出了實(shí)際濾波效果測試波形,驗(yàn)證了所設(shè)計濾波器的正確性。 本設(shè)計對于用二階節(jié)級聯(lián)型結(jié)構(gòu)構(gòu)成的ⅡR數(shù)字濾波器硬件電路具有通用性,通過改變二階節(jié)級聯(lián)型結(jié)構(gòu)的數(shù)量,可以構(gòu)成任意偶數(shù)階的濾波器;同時,通過上模型中系數(shù)的變換,也可以構(gòu)成相應(yīng)階數(shù)的高通、帶通、帶阻等濾波器。

    標(biāo)簽: FPGA 數(shù)字濾波器

    上傳時間: 2013-06-20

    上傳用戶:lw852826

  • 應(yīng)用VHDL基于FPGA設(shè)計FIR濾波器

    伴隨高速DSP技術(shù)的廣泛應(yīng)用,實(shí)時快速可靠地進(jìn)行數(shù)字信號處理成為用戶追求的目標(biāo)。同時,由于可編程器件在速度和集成度方面的飛速提高,使得利用硬件實(shí)現(xiàn)數(shù)字信號實(shí)時快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件,它的最大優(yōu)點(diǎn)在于:設(shè)計任何幅頻特性時,可以具有嚴(yán)格的線性相位,這一點(diǎn)對數(shù)字信號的實(shí)時處理非常關(guān)鍵。 FPGA是常用的可編程器件,它所具有的查找表結(jié)構(gòu)非常適用于實(shí)現(xiàn)實(shí)時快速可靠的FIR濾波器,在加上VHDL語言靈活的描述方法以及與硬件無關(guān)的特點(diǎn),使得使用VHDL語言基于FPGA芯片實(shí)現(xiàn)FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究,并設(shè)計了一個16階的FIR低通濾波器。所做的主要工作為: 1.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法作為濾波器的硬件實(shí)現(xiàn)算法,并對其進(jìn)行了詳細(xì)的討論。針對分布式算法中查找表規(guī)模過大的缺點(diǎn),采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計中采用了自頂向下的層次化、模塊化的設(shè)計思想,將整個濾波器劃分為多個模塊,利用VHDL語言的描述方法進(jìn)行了各個功能模塊的設(shè)計,最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計。 3.采用FLEX10K系列器件實(shí)現(xiàn)一個16階的FIR低通濾波器的設(shè)計實(shí)例,用MAX+PLUSII軟件進(jìn)行了仿真,并用MATLAB對仿真結(jié)果進(jìn)行了分析,證明所設(shè)計的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明,本論文所設(shè)計的FIR濾波器硬件規(guī)模較小,采樣率達(dá)到了17.73MHz。同時只要將查找表進(jìn)行相應(yīng)的改動,就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設(shè)計的靈活性。

    標(biāo)簽: VHDL FPGA FIR 濾波器

    上傳時間: 2013-04-24

    上傳用戶:zdluffy

  • 基于FPGA實(shí)現(xiàn)數(shù)控步進(jìn)電機(jī)多軸連動

    數(shù)控系統(tǒng)在工礦領(lǐng)域已得到廣泛應(yīng)用,計算機(jī)數(shù)控系統(tǒng)通過對數(shù)字化信息的處理和運(yùn)算,并轉(zhuǎn)化成脈沖信號,實(shí)現(xiàn)對步進(jìn)電機(jī)的控制,進(jìn)而控制數(shù)控機(jī)床動作和零件加工。隨著嵌入式技術(shù)的發(fā)展,我們可以設(shè)計規(guī)模更小,成本更低,功能更特定的嵌入式系統(tǒng)來完成傳統(tǒng)計算機(jī)數(shù)控系統(tǒng)所完成的工作。 步進(jìn)電機(jī)以其精度高、控制靈活、定位準(zhǔn)確、起停迅速、工作可靠、能直接接受數(shù)字信號的特點(diǎn),成為數(shù)控系統(tǒng)中的重要執(zhí)行部件。然而根據(jù)步進(jìn)電機(jī)的特性,必須要采取適當(dāng)而有效的升降速控制策略,特別是在多電機(jī)連動的系統(tǒng)中,對多個電機(jī)連動的速度控制和脈沖分配也很值得研究。在本文中作者將介紹一種三軸連動的速度控制和脈沖分配的優(yōu)化算法,以及其在基于FPGA和ARM配合的高速數(shù)控雕刻機(jī)控制系統(tǒng)中的實(shí)現(xiàn)。 在本文中還可以看見,為了減小本系統(tǒng)中主控MCU的壓力,作者還將利用FPGA來設(shè)計一個針對多電機(jī)連動的速度控制和脈沖分配優(yōu)化算法的外圍定制控制器。 最終實(shí)驗(yàn)結(jié)果表明,作者所提出的優(yōu)化算法及其在本系統(tǒng)的實(shí)現(xiàn)方案,完全達(dá)到客戶所提出的高速數(shù)控雕刻機(jī)控制系統(tǒng)的各項(xiàng)設(shè)計性能指標(biāo)。

    標(biāo)簽: FPGA 數(shù)控 步進(jìn)電機(jī)

    上傳時間: 2013-07-02

    上傳用戶:dreamboy36

主站蜘蛛池模板: 葵青区| 聂拉木县| 孟村| 浑源县| 永丰县| 杭锦后旗| 绥棱县| 西平县| 无极县| 深圳市| 泰来县| 南宁市| 当雄县| 宁城县| 集贤县| 景泰县| 磐安县| 南昌市| 大石桥市| 清丰县| 巴林左旗| 南康市| 昌黎县| 牡丹江市| 白山市| 铜鼓县| 得荣县| 通化市| 绥滨县| 德兴市| 绥德县| 沈阳市| 汝南县| 虎林市| 县级市| 潼南县| 兴隆县| 绥宁县| 吉安市| 雅安市| 达州市|