臺灣神達(dá)電腦集團(tuán)pcb設(shè)計規(guī)范
標(biāo)簽： pcb 電腦 設(shè)計規(guī)范
上傳時間： 2013-06-28
上傳用戶：tyg88888
常用封裝尺寸資料(300多個pdf文件)
標(biāo)簽： 300 封裝尺寸
上傳用戶：longlong12345678
多通道同步數(shù)據(jù)采集系統(tǒng)的典型模型,并針對醫(yī)療系統(tǒng)設(shè)計完成了基于ADC0809的多通道同步數(shù)據(jù)采集裝\r\n置,采集綜合運用了光耦隔離及抗干擾、自修復(fù)等技術(shù),提高了系統(tǒng)的性價比。\r\n
標(biāo)簽： 0809 ADC 醫(yī)療系統(tǒng) 多通道
上傳時間： 2013-08-08
上傳用戶：busterman
多功能波形發(fā)生器VHDL程序與仿真\r\nURAT VHDL程序與仿真\r\nASK調(diào)制與解調(diào)VHDL程序及仿真\r\n LCD控制VHDL程序與仿真
標(biāo)簽： VHDL 多功能 仿真 波形發(fā)生器
上傳時間： 2013-08-09
上傳用戶：pkkkkp
SAR-GMTI_Range_Compression_Implementation_in_FPGAs\\r\\n\\r\\n在多FPGA陣列上實現(xiàn)SAR距離脈壓，超長點數(shù)脈壓的FPGA實現(xiàn)
標(biāo)簽： FPGA SAR 陣列 脈壓
上傳用戶：13160677563
大型設(shè)計中FPGA的多時鐘設(shè)計策略,希望有需要的人喜歡
標(biāo)簽： FPGA 大型 多時鐘 策略
上傳時間： 2013-08-14
上傳用戶：zhichenglu
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路
標(biāo)簽： Altera FPGA HDLC plus
上傳時間： 2013-08-16
上傳用戶：ommshaggar
多款FPGA CPLD開發(fā)板的原理圖，很好的線路設(shè)計參考
標(biāo)簽： FPGA CPLD 開發(fā)板 原理圖
上傳時間： 2013-08-18
上傳用戶：shanml
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
PROTUES中簡單圖片顯示,請多提意見.謝謝!
標(biāo)簽： PROTUES
上傳時間： 2013-08-20
上傳用戶：wawjj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="euqoa"></strike>
