亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

多媒體芯片

  • 基于實(shí)時(shí)鐘芯片的電子萬(wàn)年歷的設(shè)計(jì).zip

    芯片資料,時(shí)鐘芯片的相關(guān)資料,希望大家多多指教,多多交流。

    標(biāo)簽: zip 時(shí)鐘芯片 電子萬(wàn)年歷

    上傳時(shí)間: 2013-06-25

    上傳用戶:天誠(chéng)24

  • 快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn).rar

    隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語(yǔ)音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí),在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展,也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)基于FPGA實(shí)現(xiàn)FFT的設(shè)計(jì)方法和思想被提出。本次設(shè)計(jì)的目的是快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn)。 此文在分析了快速傅立葉算法的基礎(chǔ)上,提出了一種頻率抽取基4 FFT的FPGA設(shè)計(jì)方案,針對(duì)現(xiàn)有FFT的FPGA實(shí)現(xiàn)過(guò)程中蝶形運(yùn)算需要頻繁乘以多個(gè)旋轉(zhuǎn)因子提出了改進(jìn)方法,減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲(chǔ)空間,加快了蝶形運(yùn)算的速度,設(shè)計(jì)的地址映射方法,無(wú)需運(yùn)算即可得到所需數(shù)據(jù)的存放地址,并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式,來(lái)提高快速傅立葉變換(FFT)FPGA實(shí)現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個(gè)FFT處理器的電路設(shè)計(jì),經(jīng)過(guò)模塊時(shí)序仿真和數(shù)據(jù)的驗(yàn)證及測(cè)試,達(dá)到工作在50MHz時(shí)鐘頻率的設(shè)計(jì)要求。最后對(duì)后續(xù)設(shè)計(jì)做了描述,并對(duì)用FPGA實(shí)現(xiàn)FFT做了展望。

    標(biāo)簽: FPGA FFT 傅立葉變換

    上傳時(shí)間: 2013-04-24

    上傳用戶:康郎

  • 基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用.rar

    單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專(zhuān)門(mén)為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng),所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展,每個(gè)邏輯器件中門(mén)電路的數(shù)量越來(lái)越多,一個(gè)邏輯器件就可以完成本來(lái)要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,設(shè)計(jì)成可修改參數(shù)的模塊,讓其他用戶可以直接調(diào)用這些模塊,這樣就大大減輕了工程師的負(fù)擔(dān),避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來(lái)越大,設(shè)計(jì)越來(lái)越復(fù)雜,使用IP核是一個(gè)發(fā)展趨勢(shì)。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn),主要針對(duì)以下三個(gè)方面研究: (1)FPGA開(kāi)發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器,搭建FPGA的硬件開(kāi)發(fā)平臺(tái)。 (2)用VHDL語(yǔ)言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系,實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊:CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核,實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤(pán)的監(jiān)測(cè)掃描、鍵盤(pán)確認(rèn)、按鍵識(shí)別等應(yīng)用。

    標(biāo)簽: FPGA 8051 單片機(jī)

    上傳時(shí)間: 2013-06-21

    上傳用戶:stampede

  • 基于FPGA的數(shù)據(jù)采集與處理技術(shù)的研究.rar

    目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域,信號(hào)處理算法理論己趨于成熟,但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件,由于其具有高集成度、高速、可編程等優(yōu)點(diǎn),大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化,縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性,在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究,基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn),把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下: FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理,對(duì)FPGA進(jìn)行選型,設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分:多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣,分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊,并進(jìn)行了仿真,完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位,因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu),提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器,碟形運(yùn)算單元,存儲(chǔ)器,控制器,并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明,狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ),設(shè)計(jì)了FPGA與閃存的硬件連接,設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究,結(jié)合單片系統(tǒng)的特點(diǎn),把整個(gè)系統(tǒng)分為多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫(xiě)程序的源代碼。仿真測(cè)試結(jié)果表明,此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。

    標(biāo)簽: FPGA 數(shù)據(jù)采集 處理技術(shù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:362279997

  • 基于FPGA的H.264變換量化、去方塊濾波研究及設(shè)計(jì).rar

    H.264/AVC是由國(guó)際電信聯(lián)合會(huì)的視頻專(zhuān)家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專(zhuān)家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法,因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性,滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算,量化可以通過(guò)查表和乘法操作就可以完成,避免了反變換的時(shí)候失配問(wèn)題,沒(méi)有精度損失;去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng),提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手,在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件,在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn),F(xiàn)PGA可重復(fù)使用,設(shè)計(jì)修改靈活,片內(nèi)資源豐富,具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì),用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理,常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài),并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹,兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上,設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn),并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證;對(duì)去方塊濾波算法做了軟件研究測(cè)試,并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后,對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有: 1.查閱相關(guān)文獻(xiàn),熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。

    標(biāo)簽: FPGA 264 變換

    上傳時(shí)間: 2013-04-24

    上傳用戶:lanjisu111

  • H.264幀內(nèi)預(yù)測(cè)算法優(yōu)化及幾個(gè)重要模塊的FPGA實(shí)現(xiàn).rar

    H.264作為新一代視頻編碼標(biāo)準(zhǔn),相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2,在相同畫(huà)質(zhì)下,平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu),實(shí)現(xiàn)靈活性極大,其規(guī)定了三個(gè)檔次,每個(gè)檔次支持一組特定的編碼功能,并支持一類(lèi)特定的應(yīng)用,因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能,但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析,并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法,提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí),為了得到一個(gè)宏塊的預(yù)測(cè)模式,需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度,本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明,在PSNR值的損失可以忽略不計(jì)的情況下,該算法相比原算法,幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上,對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼,考慮到FPGA的高效運(yùn)算速度和使用靈活性,本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu),并對(duì)影響編碼速度,且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真,并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中,進(jìn)行了在線測(cè)試,驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn),算法實(shí)現(xiàn)簡(jiǎn)單,對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試,這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。

    標(biāo)簽: FPGA 264 幀內(nèi)預(yù)測(cè)

    上傳時(shí)間: 2013-06-13

    上傳用戶:夜月十二橋

  • 基于H264的網(wǎng)絡(luò)視頻監(jiān)控的FPGA實(shí)現(xiàn)研究.rar

    隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高,視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來(lái)越廣泛。采用基于 FPGA 的SOPC技術(shù)、H.264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實(shí)現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng),在穩(wěn)定性、功能、成本與擴(kuò)展性等方面都有著突出的優(yōu)勢(shì),具有重要的學(xué)術(shù)意義與實(shí)用意義, 本課題所設(shè)計(jì)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ?yàn)楹诵牡那度胧綀D像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機(jī)客戶端組成。嵌入式圖像服務(wù)器實(shí)時(shí)采集圖像,采用H.264 編碼算法進(jìn)行壓縮,并持續(xù)監(jiān)聽(tīng)網(wǎng)絡(luò)。PC機(jī)客戶端可通過(guò)網(wǎng)絡(luò)對(duì)服務(wù)器進(jìn)行遠(yuǎn)程訪問(wèn),接收編碼數(shù)據(jù),使用H.264解碼算法重建圖像并實(shí)時(shí)顯示,使監(jiān)控人員有效地掌握現(xiàn)場(chǎng)情況, 在嵌入式圖像服務(wù)器設(shè)計(jì)階段,本文首先進(jìn)行了芯片選型與開(kāi)發(fā)平臺(tái)選擇。然后構(gòu)建圖像采集子系統(tǒng),采用雙緩存乒乓交換的方法設(shè)計(jì)圖像采集用戶自定義模塊。接著設(shè)計(jì)雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng),闡述了雙軟核設(shè)計(jì)中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時(shí)完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計(jì),采用μC/OS-Ⅱ進(jìn)行多任務(wù)的管理與調(diào)度, H.264視頻壓縮編解碼算法設(shè)計(jì)與實(shí)現(xiàn)是本文的重點(diǎn)。文中首先分析H.264.標(biāo)準(zhǔn),規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計(jì)了16×16幀內(nèi)預(yù)測(cè)算法,并設(shè)計(jì)宏塊掃描方式,采用兩次判決策略進(jìn)行預(yù)測(cè)模式選擇。然后設(shè)計(jì)4×4子塊掃描方式,編寫(xiě)整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案,針對(duì)除拖尾系數(shù)之外的非零系數(shù)值編碼子算法,實(shí)現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計(jì)了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式,并針對(duì)編碼算法設(shè)計(jì)相應(yīng)解碼算法。使用VC++完成算法驗(yàn)證,并進(jìn)行測(cè)試,觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗(yàn)證完成后,本文進(jìn)行了PC機(jī)客戶端設(shè)計(jì),使其具有遠(yuǎn)程訪問(wèn)、H.264解碼與實(shí)時(shí)顯示的功能。同時(shí)將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進(jìn)行聯(lián)合調(diào)試,構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng), 實(shí)驗(yàn)結(jié)果表明,本系統(tǒng)視頻壓縮率高,監(jiān)控圖像質(zhì)量良好,充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計(jì)成功。本系統(tǒng)具有成本低、擴(kuò)展性好及適用范圍廣等優(yōu)點(diǎn),發(fā)展前景十分廣闊。

    標(biāo)簽: H264 FPGA 網(wǎng)絡(luò)視頻監(jiān)控

    上傳時(shí)間: 2013-04-24

    上傳用戶:wang0123456789

  • JPEG2000中小波變換的FPGA實(shí)現(xiàn).rar

    JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn),小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(shí)(空)域或頻率域局部化的時(shí)頻域或空頻域分析方法,其多尺度分解特性符合人類(lèi)的視覺(jué)機(jī)制,更加適用于圖像信息的處理。提升小波變換是一類(lèi)不采用傅立葉變換做為主要分析工具的小波變換新方法,提升小波變換的提出大大簡(jiǎn)化了小波變換的計(jì)算,使其在實(shí)時(shí)信號(hào)處理領(lǐng)域得到廣泛的應(yīng)用。通過(guò)提升的方法很容易構(gòu)造一般的整數(shù)小波變換,由于圖像一般用位數(shù)較低的整數(shù)表示,整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣,這就大大簡(jiǎn)化了小波變換的硬件電路設(shè)計(jì)。在當(dāng)今數(shù)字化和信息化時(shí)代背景下,研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點(diǎn)。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片,根據(jù)JPEG 2000推薦無(wú)損提升小波算法和有損提升小波算法,設(shè)計(jì)圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下: 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時(shí)頻局域性的特征,離散小波變換系數(shù)的意義,多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計(jì)算離散小波的快速算法等。重點(diǎn)放在介紹正交小波和雙正交小波的構(gòu)造方法,并介紹了數(shù)字圖像在小波域的特點(diǎn)。討論了提升小波變換的基本思想,討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實(shí)現(xiàn),討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計(jì)流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢(shì)及FPGA/CPLD基本結(jié)構(gòu),然后重點(diǎn)介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點(diǎn),以及Xilinx的FPGA開(kāi)發(fā)軟件ISE,最后介紹了硬件描述語(yǔ)言VHDL語(yǔ)言的特點(diǎn)。 最后一部分是本論文研究的主要內(nèi)容,即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計(jì)和二維變換模塊設(shè)計(jì)。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣,二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對(duì)提升小波變換的FPGA實(shí)現(xiàn)中的大量細(xì)節(jié)問(wèn)題進(jìn)行了討論,給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖,并對(duì)原理圖進(jìn)行了仿真測(cè)試,仿真測(cè)試結(jié)果不僅表明了模塊功能的正確性,而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實(shí)際要求。

    標(biāo)簽: JPEG 2000 FPGA

    上傳時(shí)間: 2013-06-08

    上傳用戶:dwzjt

  • U盤(pán)和SD卡文件管理控制芯片CH376.rar

    CH376 是文件管理控制芯片,用于單片機(jī)系統(tǒng)讀寫(xiě)U 盤(pán)或者SD 卡中的文件。

    標(biāo)簽: 376 CH U盤(pán)

    上傳時(shí)間: 2013-05-26

    上傳用戶:liglechongchong

  • 基于nRF905芯片的無(wú)線傳輸設(shè)計(jì)與實(shí)現(xiàn).rar

    基于 nRF905芯片的無(wú)線傳輸設(shè)計(jì)與實(shí)現(xiàn)

    標(biāo)簽: nRF 905 芯片

    上傳時(shí)間: 2013-04-24

    上傳用戶:rishian

主站蜘蛛池模板: 磴口县| 沂南县| 德惠市| 余庆县| 法库县| 特克斯县| 英吉沙县| 迭部县| 彰武县| 临沭县| 从化市| 阿尔山市| 浦城县| 维西| 仲巴县| 灵山县| 内黄县| 江油市| 平顺县| 乌拉特后旗| 红原县| 海口市| 深圳市| 普宁市| 东明县| 开远市| 泰宁县| 临武县| 望都县| 科技| 江西省| 汕头市| 金坛市| 七台河市| 庆阳市| 康定县| 开江县| 汕头市| 太保市| 丰顺县| 运城市|