基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
標(biāo)簽： FPGA 分頻器
上傳時間： 2013-08-15
上傳用戶：llwap
基于FPGA的數(shù)字上下變頻器的研究與實(shí)現(xiàn)，適合通信專業(yè)人員參考
標(biāo)簽： FPGA 數(shù)字 下變頻
上傳用戶：zhaistone
基于FPGA的PID控制器設(shè)計(jì)研究，適合用fpga開發(fā)控制系統(tǒng)的專業(yè)人員參考
標(biāo)簽： FPGA PID 制器設(shè)計(jì)
上傳用戶：xlcky
基于CPLD的光積分時間可調(diào)線陣CCD驅(qū)動電路設(shè)計(jì)
標(biāo)簽： CPLD CCD 積分時間 電路設(shè)計(jì)
上傳用戶：lalalal
基于FPGA的自治型SPWM波形發(fā)生器的設(shè)計(jì)！正弦脈寬調(diào)制（SPWM）技術(shù)在以電壓源逆變電路為核心的電力電子裝置中有著廣泛的應(yīng)用，如何產(chǎn)生SPWM脈沖序列及其實(shí)現(xiàn)手段是PWM技術(shù)的關(guān)鍵。大家共同探討哈！
標(biāo)簽： FPGA SPWM 波形發(fā)生器
上傳用戶：集美慧
基于FPGA的USB2.0的實(shí)現(xiàn)方法，適用于急需開發(fā)usb2.0的人員
標(biāo)簽： FPGA 2.0 USB 實(shí)現(xiàn)方法
上傳時間： 2013-08-17
上傳用戶：caiiicc
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳時間： 2013-08-18
上傳用戶：問題問題
基于FPGA的JPEG圖像壓縮芯片設(shè)計(jì)
標(biāo)簽： FPGA JPEG 圖像壓縮 芯片設(shè)計(jì)
上傳用戶：木子葉1
verilog編寫基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫 模塊
上傳時間： 2013-08-19
上傳用戶：18752787361
原版的外文書，基于FPGA的SDRAM設(shè)計(jì)，相信大家都會感興趣！
標(biāo)簽： SDRAM FPGA
上傳用戶：heart_2007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
