在圖像處理、航空航天、遙感測量、現(xiàn)代電子測試等很多領(lǐng)域，要求測試儀器設備能及時保存原始測試數(shù)據(jù)，用于事后數(shù)據(jù)分析和處理。同時前端探測器性能的提高，對于各種系統(tǒng)存儲容量、體積、造價、穩(wěn)定性等都提出了更高的要求。因此研制性能可靠、體積小、低成本的數(shù)據(jù)存儲系統(tǒng)是十分必要的。 本文提出基于ARM嵌入式處理器+FPGA結(jié)構(gòu)的高速信號采集與存儲系統(tǒng)解決方案。進行了信號采集與存儲系統(tǒng)設計。其特點是高性能、低成本、體積小。 文中利用了ARM處理器和FPGA可編程邏輯器件的特點，進行了基于本方案的硬件設計，：FPGA軟件設計。敘述了PCB設計以及調(diào)試過程中需注意的問題。 系統(tǒng)的硬件設計以ARM和FPGA為平臺，ARM處理器采用了Samsung公司的S3C2410，F(xiàn)PGA采用Altera公司的EP2C8。硬件設計圍繞著核心芯片，進行了電源設計和ARM和FPGA外圍電路設計。 ARM處理器實現(xiàn)了系統(tǒng)的控制；FPGA作為協(xié)處理器實現(xiàn)了FIFO，一些接口、時序控制等，協(xié)助ARM采集數(shù)據(jù)。在FPGA中實現(xiàn)硬件電路簡化了外圍電路，使得設計靈活，開發(fā)調(diào)試方便，也提高了系統(tǒng)的可靠性。 系統(tǒng)軟件操作系統(tǒng)采用的是Linux，基于嵌入式Linux操作系統(tǒng)的特點，分析了系統(tǒng)的實時性。接著進行了Linux平臺上基于Qt的用戶界面應用程序設計。 最后分析了系統(tǒng)測試結(jié)果，并指出存在的問題和改進方法。
上傳時間： 2013-07-10
上傳用戶：cylnpy
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲器結(jié)構(gòu)設計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于ARMLinux操作系統(tǒng)的設備驅(qū)動程序設計和應用程序設計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標準狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標準狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結(jié)構(gòu)可擴展性強，可以在此基礎(chǔ)上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
從制成世界上第一臺激光器開始，激光優(yōu)異的單色性、方向性和高亮度特點引起了各界的關(guān)注。激光測距技術(shù)是目前應用較為廣泛的一種激光技術(shù)，它與一般測距方法相比，具有操作方便，精度高和晝夜可用的優(yōu)點。目前激光測距技術(shù)分成脈沖式和連續(xù)式兩種類型，連續(xù)式測距系統(tǒng)隨著近年來激光技術(shù)的發(fā)展逐漸引起人們的關(guān)注，在民用領(lǐng)域，尤其是在一些對數(shù)據(jù)的實時性要求不很高的系統(tǒng)中得到普遍應用。 小型化、智能化、高精度、對人眼安全是激光測距的發(fā)展方向，但是目前的測距儀普遍存在元器件較多、功耗相對較高、靈活性不夠、適應能力不強、抗干擾能力不強等缺點，不利于整機的一體化和小型化設計。 基于上述局限性，本文提出一種新的思想，將數(shù)字信號處理技術(shù)應用到連續(xù)式相位激光測距技術(shù)中，具體是利用DDS(直接數(shù)字頻率合成)技術(shù)產(chǎn)生用于調(diào)制激光器的正弦信號，利用FPGA與DSP技術(shù)實現(xiàn)高速數(shù)字化處理。該方法不僅克服了上面所述的缺點，而且還具有以下的優(yōu)點：可以通過軟件的方法改變調(diào)制頻率，大大簡化了測相電路，提高了使用的方便性：解決了激光連續(xù)測距中頻率輸出不穩(wěn)定和相位抖動的問題，使測距儀的穩(wěn)定性更高；采用DSP處理芯片對信號進行處理，處理速度更快，提高了實時性；采用FFT技術(shù)測相，不僅精度高，而且隨著微電子技術(shù)的不斷發(fā)展，精度還有上升的空間。 本文從理論和實驗上驗證了該測距方案的可行性。在采用實時取樣補償技術(shù)的情況下，該測距方案的測距精度可達到毫米量級，該測距方案設計新穎，系統(tǒng)受環(huán)境因素影響較小，可在惡劣環(huán)境下進行短距離(一般小于15米)的測量。實驗結(jié)果表明，該設計方案基本上達到預期的指標要求。
標簽： FPGADSP 激光測距系統(tǒng)
上傳時間： 2013-06-08
上傳用戶：manking0408
本論文設計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進行了證明。同時簡述了EDA技術(shù)和FPGA設計流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進行移位和取反,可以極大的節(jié)省資源和優(yōu)化設計。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現(xiàn)了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據(jù)設計時已對系數(shù)進行了放大,而輸出時又要將結(jié)果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗證時得到的理想值進行了比較,并對所產(chǎn)生的誤差進行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設計能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達系統(tǒng)以及無線基站系統(tǒng)中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設計SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設計，并且使系統(tǒng)具有了較高的可適應性、可擴展性和可調(diào)試性。 在時序數(shù)字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進行設置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關(guān)源程序清單。
標簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2013-06-09
上傳用戶：lh25584
基于FPGA的高速FFT處理器的設計與實現(xiàn)
上傳時間： 2013-08-07
上傳用戶：asdkin
verilog編寫基于fpga的鑒相器模塊
上傳時間： 2013-08-19
上傳用戶：18752787361
基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)
上傳時間： 2013-08-28
上傳用戶：Shaikh
為了檢測四相輸電系統(tǒng)中的諧波藕光功電流，在迸一步完善FBD法定義的基礎(chǔ)上，提出了一種基于FBD法的四相輸電系統(tǒng)電流檢測方法。該方法利用鎖相環(huán)產(chǎn)生參考電壓，
標簽： FBD 輸電系統(tǒng) 電流 檢測方法
上傳時間： 2013-12-15
上傳用戶：會稽劍客
基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設計
標簽： FPGA 圖像數(shù)據(jù)采集 系統(tǒng)設計
上傳時間： 2014-12-26
上傳用戶：devin_zhong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
