基于FPGA的快速傅立葉變換硬件及軟件設(shè)計(jì)!
標(biāo)簽： FPGA 傅立葉變換 硬件 軟件設(shè)計(jì)
上傳時(shí)間： 2013-12-12
上傳用戶：zuozuo1215
該程序是基于FPGA的硬件描述語言，實(shí)現(xiàn)的功能是對(duì)時(shí)鐘進(jìn)行分頻，從而產(chǎn)生任意頻率的輸出時(shí)鐘。
標(biāo)簽： FPGA 程序 硬件描述語言
上傳時(shí)間： 2013-12-27
上傳用戶：silenthink
基于FPGA的樂曲發(fā)生器設(shè)計(jì)，以 EDA 技術(shù)為核心的能在可編程 ASIC 上進(jìn)行系統(tǒng)芯片集成的新設(shè)計(jì)方法
標(biāo)簽： FPGA 發(fā)生器
上傳時(shí)間： 2017-09-24
上傳用戶：chenjjer
基于FPGA的SDRAM控制器Verilog代碼，開發(fā)環(huán)境為Quartus6.1，控制SDRAM實(shí)現(xiàn)對(duì)同一片地址先寫后讀。
標(biāo)簽： Verilog SDRAM FPGA 控制器
上傳時(shí)間： 2013-12-20
上傳用戶：xieguodong1234
基于FPGA的SOPC設(shè)計(jì)中嵌入式邏輯分析儀的使用
標(biāo)簽： FPGA SOPC 嵌入式 邏輯分析儀
上傳用戶：JIUSHICHEN
基于FPGA的移相式DDS正弦信號(hào)發(fā)生器的VHDL源代碼，壓縮包里是在Quartus里做的工程，F(xiàn)PGA用的是Cyclone1C3系列
標(biāo)簽： FPGA VHDL DDS 移相式
上傳時(shí)間： 2014-02-18
上傳用戶：xaijhqx
基于FPGA的信號(hào)采集及頻譜分析，用VHDL編寫，壓縮包里是Quartus下的工程。AD采樣用狀態(tài)機(jī)實(shí)現(xiàn)，并存入LPM_RAM。設(shè)計(jì)了一個(gè)UART模塊（也是狀態(tài)機(jī)實(shí)現(xiàn)的），可將數(shù)據(jù)發(fā)到ＰＣ機(jī)上。
標(biāo)簽： FPGA 信號(hào)采集 頻譜分析
上傳時(shí)間： 2017-09-26
上傳用戶：葉山豪
基于FPGA的VGA彩條顯示程序，共開發(fā)VGA的朋友參考。沒有采用DA，因此只有8中顏色（輸出直接連到VGA的RGB）。其中行、場(chǎng)同步部分用計(jì)數(shù)器完成。程序用VHDL編寫。
標(biāo)簽： FPGA VGA 顯示程序
上傳用戶：yan2267246
基于FPGA的直流電機(jī)的PWM控制和步進(jìn)電機(jī)的細(xì)分驅(qū)動(dòng)控制。使用VHDL語言編寫，壓縮包里是Quartus下的工程。
標(biāo)簽： FPGA VHDL PWM 直流電機(jī)
上傳用戶：weixiao99
0310、基于FPGA的小功率立體聲發(fā)射機(jī)的設(shè)計(jì)
標(biāo)簽：
上傳時(shí)間： 2014-04-09
上傳用戶：love1314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
