亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

基于FPGA的超聲波<b>避障</b>系統(tǒng)設(shè)計(jì)

  • 基于FPGA的MPEG2TS碼流實時分析與檢測系統.rar

    當前我國正處在從模擬電視系統向數字電視系統的轉型期,數字電視用戶數量激增,其趨勢是在未來的幾年內數字電視將迅速普及。在應用逐漸廣泛的數字電視系統中,監控數字電視服務正成為一種越來越迫切的需要。然而,目前對于數字電視并沒有合適的監測儀器,因此無法及時方便地診斷出現問題的信號以及隔離需要維修的數字化設備。通常只有當電視屏幕上的圖像消失時我們才知道數字信號系統出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因,碼流分析儀器在這種情況下應運而生。目前在數字電視系統的前端,通過監控了解數字視頻廣播(DVB)信號和服務的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設備可使技術人員分析碼流的內部情況,它們在決定未來服務質量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統中,DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現場可編輯門陣列(FPGA)的實現方法。文章首先闡述了數字電視系統的一些基本概念,介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發FPGA所使用的軟件工具。最后根據DVB-ASI接收系統的解碼規則與MPEG-2TS碼流的結構提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統設計方案并予以了實現。 在本系統中,FPGA起著核心的作用,主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數字電視節目專有信息(PSI)提取等功能。本文實現的系統與傳統的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩定性好、性價比高等優點。

    標簽: MPEG2TS FPGA 碼流

    上傳時間: 2013-06-04

    上傳用戶:love1314

  • 基于FPGA的三相逆變器并聯技術研究.rar

    交流電源供電方式正在由集中式向分布式、全功能式發展,而實現分布式電源的核心就是模塊的并聯技術。多臺逆變器并聯可以實現大容量供電和冗余供電,可大大提高系統的靈活性,使電源系統的體積重量大為降低,同時其主開關器件的電流應力也可大大減少,從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯技術。 本文首先對電壓、電流雙閉環逆變器控制系統進行了研究。通過對傳遞函數的分析,得到了基于等效輸出阻抗的雙閉環控制的逆變器并聯系統模型。在分析逆變器模型的基礎上設計了各控制器參數,并通過MATLAB仿真進行了驗證。根據上述模型,分析了逆變器并聯的環流特性,以及基于有功和無功功率的并聯控制方案。 隨著電子技術的不斷發展,FPGA技術正在越來越多地用于工程實踐中。本文在研究SPWM控制技術的基礎上,應用FPGA芯片EP1C12Q240C8實現了SPWM數字控制器,用于多模塊逆變器并聯控制系統。文中給出了仿真結果和芯片的測試結果。 基于FPGA的三相逆變器并聯數字控制器的研究具有現實意義,設計具有創新性。仿真和芯片的初步測試結果表明:本文設計的基于FPGA的逆變器并聯數字控制器能夠滿足逆變器并聯系統的要求。

    標簽: FPGA 三相逆變器 并聯

    上傳時間: 2013-08-05

    上傳用戶:huangzr5

  • 基于FPGA的OFDM調制解調器的設計與實現.rar

    正交頻分復用(OFDM)技術是一種多載波數字調制技術,具有頻譜利用率高、抗多徑干擾能力強、成本低等特點,適合無線通信的高速化、寬帶化及移動化的需求,將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析,指出了OFDM區別于其他調制技術的巨大優勢;然后針對OFDM中的信道估計技術,深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論,在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法,并利用Matlab做了相應的仿真比較,驗證了它們的有效性。 而后,在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上,對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真,并給出了數據曲線,通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后,設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求,設定了合理的參數;然后從調制器和解調器的具體組成模塊入手,對串/并轉換,QPSK映射,過采樣處理,插入導頻,添加循環前綴,IFFT/FFT,幀同步檢測等各個模塊進行硬件設計,詳細介紹了各個模塊的設計和實現過程,并給出了相應的仿真波形和參數說明。其中,針對定點運算的局限性,為系統設計并自定義了24位的浮點運算格式,參與傅立葉反變換和傅立葉變換的運算,在系統參數允許的范圍內,充分利用了有限資源,提高了系統運算精度;然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現,針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多,資源占用較大的問題,提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案,使之運用于OFDM基帶處理系統當中并加以實現,結果滿足系統參數的需求。最后以理論分析為依據,對整個OFDM的基帶處理系統進行了系統調試與性能分析,證明了設計的可行性。 綜上所述,本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。

    標簽: FPGA OFDM 調制解調器

    上傳時間: 2013-07-25

    上傳用戶:14786697487

  • 基于FPGA的QAM調制解調技術研究.rar

    眾所周知,信息傳輸的核心問題是有效性和可靠性,調制解調技術的發展正是體現了這一思想。從最早的模擬調幅調頻技術的日益完善,到現在數字調制技術的廣泛運用,使得信息的傳輸更為有效和可靠。QAM調制作為一種新的調制技術,因其具有很高的頻帶利用率而得到了廣泛的應用。 本文對基于FPGA的16QAM調制解調進行了討論和研究。首先對16QAM調制解調原理進行了闡述,建立了16QAM調制解調系統的數學模型,然后通過分析提出了基于FPGA的16QAM調制解調系統的設計方案。最后編寫Verilog代碼實現了算法仿真。 FPGA芯片采用的是Altera公司的大規模集成電路芯片Cyclone系列的EPlC20F32417,并通過軟件編程對其進行了相關調試。文中詳細介紹了基帶成形濾波器、載波恢復和定時同步的基本原理及其設計方法。首先用Matlab對整個16QAM系統進行了軟件仿真;然后用硬件描述語言Verilog HDL在QuartusⅡ環境下完成了系統關鍵算法的編寫、行為仿真和綜合,最后詳細闡述了異步串口(UART)的FPGA實現,把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。

    標簽: FPGA QAM 調制解調

    上傳時間: 2013-04-24

    上傳用戶:talenthn

  • 基于FPGA的液晶顯示控制系統的設計與實現.rar

    本文對基于FPGA的液晶顯示控制系統的設計與實現進行了研究。設計中從LCD技術參數著手,通過對顯示驅動系統結構與工作原理的研究,設計出顯示控制系統的框圖及各功能模塊的VHDL程序,通過單片機系統配置FPGA芯片,控制LCD顯示相應的漢字和圖形。LCD顯示控制系統由顯示控制電路、顯示驅動電路和相關外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發,通過對其工作過程的研究,設計出控制器、RAM控制器等各功能模塊。顯示驅動電路從LCD工作所需要的掃描時序信號出發,設計出時序發生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現編譯及仿真后,在實際的硬件中調試通過。

    標簽: FPGA 液晶顯示 控制系統

    上傳時間: 2013-04-24

    上傳用戶:asasasas

  • 基于FPGA的OQPSK調制解調器設計與實現.rar

    偏移正交相移鍵控(OQPSK:Offset Quadrature Phase Shift Keying)調制技術是一種恒包絡調制技術,具有頻譜利用率高、頻譜特性好等特點,廣泛應用于衛星通信和移動通信領域。 論文以某型偵收設備中OQPSK解調器的全數字化為研究背景,設計并實現了基于FPGA的全數字OQPSK調制解調器,其中調制器主要用于仿真未知信號,作為測試信號源。論文研究了全數字OQPSK調制解調的基本算法,包括成形濾波器、NCO模型、載波恢復、定時恢復等;完成了整個調制解調算法的MATLAB仿真。在此基礎上,采用VHDL硬件描述語言在Xilinx公司ISE7.1開發環境下設計并實現了各個算法模塊,并在硬件平臺上加以實現。通過實際現場測試,實現了對所偵收信號的正確解調。論文還實現了解調器的百兆以太網接口,使得系統可以方便地將解調數據發送給計算機進行后續處理。

    標簽: OQPSK FPGA 調制

    上傳時間: 2013-06-30

    上傳用戶:Miyuki

  • 基于FPGA的圖像壓縮系統的設計與實現.rar

    隨著信息技術和計算機技術的飛速發展,數字信號處理已經逐漸發展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術,己經在通信、航空航天、遙感遙測、生物醫學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發展具有深遠意義。另外,現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合,大大變革了電子系統的設計方法,加速了系統的設計進程,為圖像壓縮系統的實現提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內容: (1)結合某工程的具體需求,設計了一種基于FPGA的圖像壓縮系統,核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存儲器件選用MICRON公司的MT48LC4M16A2SDRAM,圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法,為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊,使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺,對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試,驗證了其功能的正確性。

    標簽: FPGA 圖像壓縮系統

    上傳時間: 2013-04-24

    上傳用戶:a3318966

  • 基于FPGA的圖像處理算法的研究與硬件設計.rar

    隨著微電子技術的高速發展,實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇,基于FPGA的圖像處理專用芯片的研究將成為信息產業的新熱點。 本文以FPGA為平臺,使用VHDL硬件描述語言設計并實現了中值濾波、順序濾波、數學形態學、卷積運算和高斯濾波等圖像處理算法。在設計過程中,通過改進算法和優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性,采用流水線結構優化算法,提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設計中,本文提出了一種快速中值濾波算法,該算法大大節省了硬件資源,處理速度也很快。在數學形態學算法的硬件實現中,本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率,適應了流水線設計的要求,提高了圖像處理速度。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結果表明,使用FPGA硬件處理圖像數據不僅能夠獲得很好的處理效果,達到較高的工作頻率,處理速度也遠遠高于軟件法處理圖像,可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設計做了有益的探索性嘗試,對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統的設計有著積極的意義。

    標簽: FPGA 圖像處理 法的研究

    上傳時間: 2013-06-08

    上傳用戶:shuiyuehen1987

  • 基于FPGA的以太網絡接口的設計及實現

    本文的主要研究內容是利用FPGA平臺實現以太網絡接口。 首先,對論文的大致內容和組織結構做了簡要介紹,并且比較分析了目前比較流行的網絡接口實現的三種方法,并以此為基礎提出了本文中重點介紹的基于FPGA 的網絡接口實現方法。 其次,介紹采用以FPGA 做為主控芯片控制8019AS 網絡控制芯片來實現從網絡上接收數據幀的功能。FPGA 需要在上電時完成對于8019AS的初始化設置。在接收和發送數據報文時,對相應的寄存器進行控制和操作以完成網絡數據幀的接收。對FPGA 與8019AS 之間的接口實現進行了詳細的描述。 最后,介紹了在FPGA 內部對于接收到的網絡數據幀進行TCP/IP協議分析的具體過程和實現方法。分別詳細介紹了接收模塊、發送模塊以及其中子模塊具體功能和實現方法。說明了模塊之間相互觸發的具體關系。現有的網絡接口一般是采用MCU 或者ARM 等專用控制芯片來實現的,而此次課題以FPGA 作為主控芯片來實現網絡接口以及部分TCP/IP 協議分析是一個創意。而且由于FPGA 多管腳可以靈活配置,也使得系統的可擴展性有了很大的提高。

    標簽: FPGA 以太網絡 接口的設計

    上傳時間: 2013-06-09

    上傳用戶:huazi

  • 基于FPGA的數據采集系統的SOPC實現

    本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片,在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片,通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊,本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作,將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部,形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫;MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發,既可以將實時采集的數據以數字方式顯示,也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊,所以一個通用的片上系統設計可以解決各類系統的應用問題,達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級,同時也可以降低成本和提高可靠性。

    標簽: FPGA SOPC 數據采集系統

    上傳時間: 2013-07-12

    上傳用戶:a155166

主站蜘蛛池模板: 双辽市| 全椒县| 清水河县| 肇州县| 巴塘县| 正镶白旗| 莱阳市| 沿河| 琼中| 闵行区| 苏尼特左旗| 玉山县| 德江县| 安化县| 沙河市| 满洲里市| 讷河市| 阜新市| 资溪县| 怀柔区| 行唐县| 页游| 青田县| 喀喇| 大同县| 高安市| 阳城县| 三穗县| 北京市| 昭通市| 黄梅县| 南丹县| 淮安市| 兴山县| 霍林郭勒市| 通江县| 留坝县| 河曲县| 湄潭县| 伊金霍洛旗| 右玉县|