亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

基于AX5043的模塊-RON1305

  • 基于ARM的智能家居控制系統(tǒng)的研究

    Internet現(xiàn)已成為社會重要的信息流通渠道。嵌入式系統(tǒng)能夠連接到 Internet上面將信息傳送到幾乎世界上的任何一個地方。嵌入式設備與Internet的結合代表著嵌入式系統(tǒng)和網(wǎng)絡技術的真正未來。隨著IPv6的應用,設備都可能獲得一個全球唯一的IP地址,通過IP地址和互聯(lián)網(wǎng)相連成為一個網(wǎng)絡設備。因此隨著電子技術和Internet技術的發(fā)展使的家用電子電器產(chǎn)品步向智能化網(wǎng)絡化的智能家居方向。智能家居是集成微電子技術與控制技術當前嵌入式系統(tǒng)典型的代表。 本文將嵌入式技術與電力載波通信協(xié)議X-10技術結合起來來實現(xiàn)智能家居控制系統(tǒng),著重研究智能家居控制系統(tǒng)的核心一基于ARM核的智能家居網(wǎng)關軟硬件設計。智能家居網(wǎng)關是一個嵌入式WEB服務器,用戶通過登陸智能家居網(wǎng)關進而實現(xiàn)對智能家居網(wǎng)關的遠程控制操作,智能家居網(wǎng)關將接收到的用戶命令進行“翻譯”之后向家庭電力線發(fā)送X-10指令,實現(xiàn)對家庭設備的控制。 本文首先分析基于ARM的智能家居控制系統(tǒng)的原理及X-10技術;然后給出具體基于ARM平臺的硬件電路設計,本文在以LPC2210為處理器實現(xiàn)智能家居控制系統(tǒng)的設計中,給出詳細設計步驟與過程。本系統(tǒng)主要電路包括有電源電路、鍵盤電路、LCD顯示電路、存儲電路、網(wǎng)口電路、及X-10電力載波電路等等;其次ARM平臺軟件實現(xiàn)是本文的一個重點。本文主要分三步來實現(xiàn):第一步實現(xiàn)了在LPC2200系列處理器上的嵌入式操作系統(tǒng)uC/OS-Ⅱ的移植、第二步實現(xiàn)TCP/IP協(xié)議棧LWIP在嵌入式操作系統(tǒng)上的移植、第三步實現(xiàn)WEB服務器的組建以及應用軟件設計。最后系統(tǒng)在搭建完軟硬件平臺之后,進入調試結果環(huán)節(jié)。系統(tǒng)運行后本人使用本地示波器觀看波形,然后通過對波形的解析與X-10指令的對照來驗證基于ARM的智能家居控制系統(tǒng)的可行性,進而實現(xiàn)了X-10信息家電與Internet的互連控制。

    標簽: ARM 智能家居控制系統(tǒng)

    上傳時間: 2013-06-04

    上傳用戶:WS Rye

  • 基于ARM的智能控制器的設計

    在國內新的電力市場形勢的變化下,配電網(wǎng)自動化尤其是配電網(wǎng)自動化中的無功補償和配電數(shù)據(jù)監(jiān)測在電力企業(yè)中的重要性越來越顯著。另一方面,我國電力供需矛盾趨于緩和,電力負荷控制系統(tǒng)的控制功能變得很少使用,造成了資金、資源的很大浪費。為了使這些資源更有效地服務于配電網(wǎng)自動化建設,在充分整合電力負荷控制系統(tǒng)原有硬件資源的基礎上,開發(fā)了基于ARM的智能控制器來實現(xiàn)對電網(wǎng)的無功補償和配電監(jiān)測,對原有的數(shù)據(jù)資源進行了進一步的開發(fā)利用。 本論文主要完成了以下幾個方面的工作: 1、研究電網(wǎng)數(shù)據(jù)采集方法、高速數(shù)字信號處理算法、智能無功補償算法。 2、研究基于GPRS的分布式網(wǎng)絡結構及國家電網(wǎng)公司通信協(xié)議《電力負荷管理系統(tǒng)數(shù)據(jù)傳輸規(guī)約—2004》的實現(xiàn)。 3、研究基于高性能嵌入式系統(tǒng)的終端軟、硬件平臺的實現(xiàn)

    標簽: ARM 智能控制器

    上傳時間: 2013-04-24

    上傳用戶:yph853211

  • 基于FPGA的32位RISC處理器設計與實現(xiàn)

    隨著SOC技術、IP技術以及集成電路技術的發(fā)展,RISC軟核處理器的研究與開發(fā)設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業(yè)開始得到了廣泛的應用,特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上,總結了RISC處理器發(fā)展的現(xiàn)狀與水平。認真分析了RISC處理器的基本結構,包括總線結構,流水線處理的原理,以及流水線數(shù)據(jù)通路和流水線控制的原理;并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器,這個軟核處理器采用五級流水線結構,能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作,以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進行驗證,證明了所設計的32位RISC處理器能準確的執(zhí)行所選用的MIPS指令集,運行速度能達到30MHz,功能良好。 通過對所設計對象特點及其可行性的研究,選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環(huán)境。在設計方法上,該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程,大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路:第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計,減少了傳輸延時,提高了運行速度,并大大減少了對FPGA內部資源的占用;第二是在系統(tǒng)架構上采用了柔性化的設計方法,使得設計可以根據(jù)實際的需求適當?shù)脑鰷p相應的部件,以達到需求與性能的統(tǒng)一。這兩個方法都有效地解決了設計中出現(xiàn)的問題,提高了處理器的性能。

    標簽: FPGA RISC 處理器

    上傳時間: 2013-07-21

    上傳用戶:caozhizhi

  • 基于STM32的雙極性逆變器軟件

    基于STM32的雙極性逆變器軟件,用于對逆變電源的研究,里面有雙極性SPWM數(shù)組的計算公式

    標簽: STM 32 雙極性 逆變器

    上傳時間: 2013-05-24

    上傳用戶:lx9076

  • 基于DSPFPGA的H264AVC實時編碼器

    H.264/AVC是ITU-T和ISO聯(lián)合推出的新標準,采用了近幾年視頻編碼方面的先進技術,以較高編碼效率和網(wǎng)絡友好性成為新一代國際視頻編碼標準。 本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標,作者負責系統(tǒng)架構設計,軟硬件劃分以及部分模塊的硬件算法設計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估,算法特點的分析,同時考慮到編碼器系統(tǒng)的可伸縮性,可擴展性,本文采用了DSP+FPGA的系統(tǒng)架構。DSP充當核心處理器,而FPGA作為協(xié)處理器,針對編碼器中最復雜耗時的模塊一運動估計模塊,設計相應的硬件加速引擎,以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案,其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計,同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預測,可以改善運動補償精度,提高圖像質量和編碼效率,但同時也大大增加了編碼器的復雜度,因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中,將多處理器技術和流水線技術相結合,提供高性能的并行計算能力,同時,采用合理的存儲器組織結構以提供高數(shù)據(jù)吞吐量,滿足運算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測試平臺,完成了對整個設計的RTL級的仿真驗證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化,從而使工作頻率最終達到134MHz,分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。

    標簽: DSPFPGA H264 264 AVC

    上傳時間: 2013-07-24

    上傳用戶:sn2080395

  • 基于DSPFPGA的圖像處理電路板硬件設計

    波前處理機是自適應光學系統(tǒng)中實時信號處理和運算的核心,隨著自適應光學系統(tǒng)得發(fā)展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續(xù)的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發(fā)展狀況,接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結構、特點和模型,并通過分析DSP芯片以及DSP系統(tǒng)的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng),發(fā)揮了DSP和FPGA兩者的優(yōu)勢,能更好地提高圖像處理系統(tǒng)實時性能,同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設計目的、應用需求確定了器件的選型。介紹了主要的器件,接著從系統(tǒng)架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設計,并分析了包括各種參數(shù)指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上,在制作PCB電路板的過程中,針對高速電路設計中易出現(xiàn)的問題,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計,包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計,介紹了SDRAM的基本操作和工作時序,重點闡述系統(tǒng)中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統(tǒng)的測試及調試流程,并給出了部分的調試結果。 該系統(tǒng)主要優(yōu)點有:實時性、高速性。硬件設計的執(zhí)行速度,在高速DSP和FPGA中實現(xiàn)信號處理算法程序,保證了系統(tǒng)實時性的實現(xiàn);性價比高。自行研究設計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。

    標簽: DSPFPGA 圖像處理 電路板 硬件設計

    上傳時間: 2013-04-24

    上傳用戶:firstbyte

  • 基于FFT的GPS信號并行捕獲的研究

    本課題深入分析了GPS軟件接收機基于FFT并行捕獲算法并詳細闡述了其FPGA的實現(xiàn)。相比于其它的捕獲方案,該方案更好地滿足了信號處理實時性的要求。 論文的主體部分首先簡單分析了擴頻通信系統(tǒng)的基本原理,介紹了GPS系統(tǒng)的組成,詳細闡述了GPS信號的特點,并根據(jù)GPS信號的組成特點介紹了接收機的體系結構。其次,通過對GPS接收機信號捕獲方案的深入研究,確定了捕獲速度快且實現(xiàn)復雜度不是很高的基于FFT的并行捕獲方案,并對該方案提出了幾點改進的措施,根據(jù)前面的分析,提出了系統(tǒng)的實現(xiàn)方案,利用MATLAB對該系統(tǒng)進行仿真,仿真的結果充分的驗證了方案的可行性。接著,對于捕獲環(huán)節(jié)中的核心部分—FFT處理器,設計中沒有采用ALTERA提供的IP核,獨立設計實現(xiàn)了基于FPGA的FFT處理器,并通過對一組數(shù)據(jù)在MATLAB中運算得到結果和FPGA輸出結果相對比,可以驗證該FFT處理器的正確性。再次重點分析了GPS接收機并行捕獲部分的FPGA具體實現(xiàn),通過捕獲的FPGA時序仿真波形,證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號。最后,對全文整個研究工作進行總結,并指出以后繼續(xù)研究的方向。 本課題雖然是對于GPS接收機的研究,但其原理與GALILEO、北斗等導航系統(tǒng)的接收機相近,因此該課題的研究對我國衛(wèi)星導航事業(yè)的發(fā)展起到了積極的推動作用。

    標簽: FFT GPS 信號 并行

    上傳時間: 2013-05-29

    上傳用戶:ice_qi

  • 基于FPGA的64位CPU驗證平臺的建立

    現(xiàn)代IC設計中,隨著設計規(guī)模的擴大和復雜度的增長,驗證成為最嚴峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設計中,很難用單一的驗證方法來對復雜芯片進行有效的驗證,為了將設計錯誤減少到可接受的最小量,需要將一系列的驗證方法和工具結合起來。 在64位全定制嵌入式CPU設計過程中,使用了多種驗證技術和方法,并將FPGA驗證作為ASIC驗證的重要補充,加強了設計正確的可靠性。 論文首先介紹了64位CPU的結構,結合選用的Xilinx的Virtex

    標簽: FPGA CPU

    上傳時間: 2013-04-24

    上傳用戶:003030

  • 基于FPGA的CDMA基站基帶系統(tǒng)

    移動通信是目前通信技術中發(fā)展最快的領域之一,CDMA技術憑借其良好的抗噪性、保密性和低功率等優(yōu)勢成為第三代移動通信的關鍵技術。目前大規(guī)模可編程邏輯器件FPGA為CDMA移動通信系統(tǒng)的設計提供了新的技術手段。 本文在深入分析CDMA通信系統(tǒng)的原理和特點的基礎上,提出了CDMA基站基帶系統(tǒng)的總體設計方案,論述了CDMA基站基帶系統(tǒng)前向鏈路和反向鏈路中各個信號處理模塊的工作原理,對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發(fā)生器、基帶成形濾波器、QPSK調制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統(tǒng)的各個模塊進行了基于FPGA的建模和設計,取得了一些有價值的階段性成果。這些對CDMA移動通信系統(tǒng)進行深入探索、研究和設計,具有一定的學術意義和應用價值。

    標簽: FPGA CDMA 基站 基帶系統(tǒng)

    上傳時間: 2013-04-24

    上傳用戶:daguda

  • 基于FPGA的GPIB控制器的IP核設計

    當前,片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術。流片風險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段,經(jīng)過嚴格驗證質量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心,在測試領域應用廣泛。本人通過查閱大量的技術資料,分析了集成電路在國內外發(fā)展的最新動態(tài),提出了基于FPGA的自主知識產(chǎn)權的GPIB控制器IP核的設計和實現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義,接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述,根據(jù)芯片設計的主要思想,重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議,并詳細闡述了GPIB控制器的十種接口功能及其狀態(tài)機的IP核實現(xiàn)。同時,對數(shù)據(jù)通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想,用VerilogHDL語言完成各模塊功能描述,通過Synplifv軟件的綜合,用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設計,并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想,借助EDA工具對GPIB控制器的工作狀態(tài)進行了軟件仿真,給出仿真結果,仿真波形驗證了GPIB控制器的工作符合預想。最后,本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結,展望了當前GPIB控制器設計的發(fā)展趨勢,指出了開展進一步研究需要做的工作。

    標簽: FPGA GPIB 控制器 IP核

    上傳時間: 2013-04-24

    上傳用戶:rockjablew

主站蜘蛛池模板: 岳阳市| 田阳县| 仙游县| 汽车| 新乡市| 沛县| 交城县| 和田市| 陈巴尔虎旗| 云浮市| 马山县| 九龙县| 金华市| 崇左市| 清远市| 大渡口区| 富民县| 巩义市| 饶平县| 临沂市| 河津市| 陆良县| 东宁县| 大厂| 建昌县| 开远市| 莎车县| 罗江县| 体育| 井冈山市| 丹棱县| 皋兰县| 荔浦县| 汶川县| 商丘市| 清原| 梨树县| 耒阳市| 丰台区| 瑞昌市| 玛纳斯县|