闡述了一種基于反射式光電傳感器的直流電機測速及控制系統K該系統可適用于無法采用旋轉編碼器和測速電機進行直流電機測速與控制的場合L 文中采用斯密特觸發器、異或門、D 觸發器以及可逆計數器設計了可用于脈沖
上傳時間： 2013-05-17
上傳用戶：busterman
高級數據鏈路控制規程，是由ISO開發，面向比特的數據鏈路層協議，具有差錯檢測功能強大、高效和同步傳輸的等特點，是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數據鏈路控制器外設，幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下，提出了在ARM下實現鏈路層傳輸的方案，在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景，對基于ARM核微處理器的鏈路層通信規程進行研究，闡述了HDLC幀的結構、特點和工作原理，提出了在ARM芯片上實現HDLC規程的兩種方法，同時給出其設計方案、關鍵代碼和調試方法。其中，重點對無操作系統時中斷模式下，以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。
標簽： ARM 高級數據鏈路控制規程
上傳時間： 2013-08-04
上傳用戶：時代將軍
一種基于單片機和SA4828芯片的變頻變壓電源:摘要：介紹了一種三相變頻變壓電源的設計方法。電源采用單片機和SPWM發生器SA4828專用芯片控制，使得控制系統簡單可靠，使用靈活，適用性強，具有
上傳時間： 2013-07-26
上傳用戶：66666
嵌入式系統的開發與研究已經成為當前的一個熱點，Linux由于其獨有的優勢成為很多廠家開發嵌入式應用的系統，而ARM作為一種高性能、低成本的嵌入式RISC微處理器，已成為應用最廣泛的嵌入式處理器。而引導裝載程序Bootloader作為嵌入式系統設計的關鍵之一，針對不同嵌入式處理器開發相應的引導裝載程序也變的越來越重要。 本文主要圍繞著嵌入式Linux系統中使用比較廣泛的一種Bootloader即RedBoot的建立展開討論，詳細論述了在嵌入式Linux操作系統開發領域里所做的研究和實踐。 首先由設計完成的RedBoot方案應用在醫療儀器上的測試結果引入，開始介紹了Bootloader系統的概念，分析了目前嵌入式系統中開放源碼的Bootloader，選擇RedBoot作為文中使用的EW—AM9302開發平臺引導裝載程序，并詳細敘述引導過程，重點分析了基于網絡啟動的RedBoot，這是許多帶有網卡設備的嵌入式產品開發中常用的一種Bootloader方案。 最后，詳述如何設計完成擁有在線自動升級方式的RedBoot，其具有下載速度快，操作簡易性，功能更加完善，并將該RedBoot系統應用于基于EW—AM9302開發平臺的醫療器械開發和設計中，主要以ARM架構為基礎，完成該RedBoot在ARM9上的移植。根據測試結果，本方案的RedBoot完全達到開發標準，為嵌入式產品的開發提供了有效的手段。
上傳時間： 2013-05-30
上傳用戶：qulele
該論文介紹二次雷達的基本概念、發展歷史、工作流程和運作機理以及單脈沖二次雷達的系統原理,并且對傳統的單脈沖二次雷達應答信號處理器的硬件結構進行改進,提出一種全新的應答處理器硬件結構,即FPGA+DSP的混合結構.這種硬件結構的特點是結構靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數字信號處理的硬件結構,闡述了它在單脈沖二次雷達應答數字信號處理器中的應用,使用VHDL語言設計FPGA程序,并且給出主要模塊的仿真結果.FPGA主要完成距離計數、方位計數、脈沖分解、產生應答數據送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術的二次雷達應答信號處理器在3毫秒內可以同時處理四個重疊應答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統達到了預期的目的.該課題的另外一個重要意義是對傳統的二次監視雷達應答信號處理器進行了改進,使單脈沖二次雷達系統的應答處理能力在可靠性、穩定性和系統精度三個方面有質的飛躍.
上傳時間： 2013-04-24
上傳用戶：gokk
基于西門子PLC設計的自動售貨機系統.doc
上傳時間： 2013-04-24
上傳用戶：270189020
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
上傳時間： 2013-04-24
上傳用戶：liansi
隨著現場可編程門陣列(FPGA)在工業中的廣泛應用，使得基于FPGA數字信號處理的實現在雷達信號處理中有著重要地位。模型化設計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設計門檻，而且縮短了開發周期，提高了設計效率。這使得FPGA模型化設計成為了FPGA系統設計的發展趨勢。本文針對常見雷達信號處理模塊的FPGA模型化實現，在以下幾個方面展開研究：首先對基于FPGA的模型化設計方法進行了研究，給出了模型化設計方法的發展現狀和趨勢，并對本文中使用的模型化設計方法的軟件工具System Generator和AccelDSP進行了介紹。其次使用這兩種軟件工具對FIR濾波器進行了模型化設計并同RTL(寄存器傳輸級)設計方法進行對比，全面分析了模型化設計方法和RTL設計方法的優缺點。然后在簡明闡述雷達信號處理原理的基礎上，使用System Generator對數字下變頻(DDC)、脈沖壓縮、動目標顯示(MTI)及恒虛警(CFAR)處理等雷達信號處理模塊進行了自頂向下的模型化設計。在Simulink中進行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進行了RTL的時序仿真分析。關鍵詞：雷達信號處理 FPGA 模型化設計 System Generator AccelDSP
上傳時間： 2013-07-25
上傳用戶：zhangsan123
·基于TMS320C5402芯片DSK平臺的諧波測量與分析
上傳時間： 2013-06-17
上傳用戶：gundamwzc
·基于Opencv與VC環境的視頻采集圖像濾波與角點檢測運動跟蹤
上傳時間： 2013-04-24
上傳用戶：gengxiaochao
