以嵌入式計(jì)算機(jī)為技術(shù)核心的嵌入式系統(tǒng)是繼網(wǎng)絡(luò)之后，又一個(gè)IT領(lǐng)域新的技術(shù)發(fā)展方向。由于嵌入式系統(tǒng)具有體積小、性能強(qiáng)、功耗低、可靠性高等特點(diǎn)，目前已經(jīng)廣泛的應(yīng)用在國(guó)防、消費(fèi)電子、信息家電、網(wǎng)絡(luò)通信、工業(yè)控制等領(lǐng)域。其中具有代表意義的是32位的控制器和嵌入式操作系統(tǒng)的應(yīng)用。 本文是以弧焊機(jī)器人的焊縫跟蹤系統(tǒng)為例，研究了基于嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ和32位ARM微處理器的嵌入式系統(tǒng)的實(shí)現(xiàn)。該焊縫跟蹤應(yīng)用系統(tǒng)實(shí)例實(shí)現(xiàn)的功能是使弧焊機(jī)器人能及時(shí)檢測(cè)并自動(dòng)糾正當(dāng)前焊接點(diǎn)與焊縫之間出現(xiàn)的偏差，以提高弧焊機(jī)器人的智能化水平。 論文首先介紹了32位的ARM控制器工作原理，然后介紹了嵌入式操作系統(tǒng)的工作原理以及焊縫信號(hào)的處理原理，在此基礎(chǔ)上設(shè)計(jì)了弧焊機(jī)器人焊縫跟蹤系統(tǒng)的硬件電路，最后完成了嵌入式操作系統(tǒng)μC/OS-Ⅱ在S3C44BOX上的移植工作，并且編寫(xiě)和調(diào)試了控制軟件。基本上達(dá)到了控制要求。
標(biāo)簽： ARM COS 嵌入式 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：mpquest
邊界掃描技術(shù)是一種應(yīng)用于數(shù)字集成電路器件的標(biāo)準(zhǔn)化可測(cè)試性設(shè)計(jì)方法，它提供了對(duì)電路板上元件的功能、互連及相互間影響進(jìn)行測(cè)試的一種新方案，極大地方便了系統(tǒng)電路的測(cè)試。本文基于IEEE 1149.1標(biāo)準(zhǔn)剖析了JTAG邊界掃描測(cè)試的精髓，分析了其組成，功能與時(shí)序控制等關(guān)鍵技術(shù)。 應(yīng)用在FPGA芯片中的邊界掃描電路側(cè)重于電路板級(jí)測(cè)試，兼顧芯片功能測(cè)試，同時(shí)提供JTAG下載方式。針對(duì)在FPGA芯片中的應(yīng)用特點(diǎn)，設(shè)計(jì)了一種邊界掃描電路，應(yīng)用于自行設(shè)計(jì)的FPGA結(jié)構(gòu)之中。除了基本的測(cè)試功能外，加入了對(duì)FPGA芯片進(jìn)行配置、回讀以及用戶自定義測(cè)試等功能。 通過(guò)仿真驗(yàn)證，所設(shè)計(jì)的邊界掃描電路可實(shí)現(xiàn)FPGA芯片的測(cè)試、配置和回讀等功能，并符合IEEE 11491.1邊界掃描標(biāo)準(zhǔn)的規(guī)定，達(dá)到設(shè)計(jì)要求。
標(biāo)簽： JTAG FPGA 邊界掃描 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：372825274
常用的實(shí)時(shí)數(shù)字信號(hào)處理的器件有可編程的數(shù)字信號(hào)處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)等。在工程實(shí)踐中,往往要求對(duì)信號(hào)處理要有高速性、實(shí)時(shí)性和靈活性,而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這幾方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,使用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理,既具有實(shí)時(shí)性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實(shí)現(xiàn)高速數(shù)字信號(hào)處理,突破了并行處理、流水級(jí)數(shù)的限制,有效地利用了片上資源,加上反復(fù)的可編程能力,越來(lái)越受到國(guó)內(nèi)外從事數(shù)字信號(hào)處理的研究者所青睞。 FIR數(shù)字濾波器以其良好的線性特性被廣泛使用,屬于數(shù)字信號(hào)處理的基本模塊之一。本論文對(duì)基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究,所做的主要工作如下： 1.介紹了FIR數(shù)字濾波器的基本理論和FPGA的基本概況,以及FPGA設(shè)計(jì)流程、設(shè)計(jì)指導(dǎo)原則和常用的設(shè)計(jì)指導(dǎo)思想與技巧。 2.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法為濾波器的硬件實(shí)現(xiàn)算法,并對(duì)其進(jìn)行了詳細(xì)的討論。針對(duì)分布式算法中查找表規(guī)模過(guò)大的缺點(diǎn),采用優(yōu)化分布式算法的多塊查找表方式使得硬件規(guī)模極大的減小。 3.設(shè)計(jì)出一個(gè)192階的FIR濾波器實(shí)例。其系統(tǒng)要求為：定點(diǎn)16位輸入、定點(diǎn)12位系數(shù)、定點(diǎn)16位輸出,采樣率為75MHz。設(shè)計(jì)用Quartus II軟件進(jìn)行仿真,并將其仿真結(jié)果與Matlab仿真結(jié)果進(jìn)行對(duì)比分析。 仿真結(jié)果表明,本論文設(shè)計(jì)的濾波器硬件規(guī)模較小,采樣率達(dá)到了75MHz。同時(shí)只要將查找表進(jìn)行相應(yīng)的改動(dòng),就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設(shè)計(jì)的靈活性。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時(shí)間： 2013-06-06
上傳用戶：June
本文介紹了單片機(jī)在鍋爐溫度控制上的應(yīng)用，主要是以87C51 單片機(jī)作為控制器核心，結(jié)合溫度傳感變送器、A/D 轉(zhuǎn)換器、LED 顯示器、D/A 轉(zhuǎn)換器，模擬多路開(kāi)關(guān)等，組成一個(gè)八通道的鍋爐溫度控
標(biāo)簽： 單片機(jī) 中的應(yīng)用 鍋爐 溫度控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：x4587
簡(jiǎn)介 探討了在PC機(jī)中用Visual Basic下的Microsoft Comm control控件與使用C51編程的MCS\ 51單片機(jī)之間的串行通信的方法,以及在VB中怎樣處理二進(jìn)制碼,并給出了演示程序和通信協(xié)議。
上傳時(shí)間： 2013-04-24
上傳用戶：18752787361
隨著我國(guó)信息化發(fā)展進(jìn)程加快，信息化覆蓋面擴(kuò)大，信息安全問(wèn)題也就隨之增多，其影響和后果也更加廣泛和嚴(yán)重。同時(shí)，信息安全及其對(duì)經(jīng)濟(jì)發(fā)展、國(guó)家安全和社會(huì)穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來(lái)，受到越來(lái)越多的關(guān)注。在和平年代，通過(guò)對(duì)信息載體進(jìn)行大規(guī)模的物理破壞，從而達(dá)到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來(lái)都沒(méi)有放棄過(guò)，他們把目標(biāo)對(duì)準(zhǔn)了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計(jì)算機(jī)數(shù)據(jù)成為信息安全中的最大隱患，同時(shí)也是破壞信息安全的一個(gè)突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對(duì)計(jì)算機(jī)數(shù)據(jù)的竊取，保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個(gè)符合ATA-6標(biāo)準(zhǔn)的接口，串接在主板IDE接口和硬盤之間。存儲(chǔ)在硬盤上的數(shù)據(jù)，是經(jīng)過(guò)加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經(jīng)過(guò)該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術(shù)實(shí)現(xiàn)IDE接口和加密算法，以減小加解密帶來(lái)的速度上的影響。 論文的工作重點(diǎn)主要有以下幾個(gè)方面的內(nèi)容：FPGA及VHDL語(yǔ)言的研究，ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實(shí)現(xiàn)。論文對(duì)ATA協(xié)議做了細(xì)致的研究，分析了硬盤接口的工作機(jī)制以及主機(jī)與硬盤之間的通信協(xié)議，并在此基礎(chǔ)上，重點(diǎn)研究了用FPGA的編程功能來(lái)實(shí)現(xiàn)一個(gè)計(jì)算機(jī)硬件底層接口協(xié)議的方法，詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖，提出了在實(shí)現(xiàn)過(guò)程中應(yīng)注意的要點(diǎn)，最終用FPGA構(gòu)建了一個(gè)雙向IDE硬盤通道，實(shí)現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
標(biāo)簽： FPGA 硬盤 加密卡 中的應(yīng)用
上傳時(shí)間： 2013-08-02
上傳用戶：Ants
超寬帶沖激雷達(dá)是一種新體制雷達(dá)，其發(fā)射信號(hào)是無(wú)高頻載頻，寬度僅為納秒級(jí)的沖激脈沖。得益于這種特殊的發(fā)射信號(hào)，超寬帶沖激雷達(dá)具有優(yōu)異的探測(cè)性能和廣泛的應(yīng)用前景。自然地，對(duì)于發(fā)射機(jī)的研究，在超寬帶沖激雷達(dá)研究領(lǐng)域有著極其重要的地位。本文在超寬帶沖激雷達(dá)實(shí)驗(yàn)系統(tǒng)的基礎(chǔ)上，對(duì)其發(fā)射機(jī)進(jìn)行了深入研究，主要內(nèi)容如下： 1、介紹了超寬帶沖激雷達(dá)發(fā)射機(jī)，尤其是脈沖源的原理及設(shè)計(jì)。 2、分析了決定超寬帶沖激雷達(dá)探測(cè)距離的因素。在此基礎(chǔ)上尋求通過(guò)提高發(fā)射信號(hào)脈沖重復(fù)頻率來(lái)增大發(fā)射機(jī)的能量輸出；提出了一種提高脈沖重復(fù)頻率的方法。設(shè)計(jì)了基于現(xiàn)場(chǎng)可編程門陣列的延時(shí)控制電路，對(duì)提高脈沖重復(fù)頻率予以工程實(shí)現(xiàn)。 3、提出了超寬帶沖激雷達(dá)波束掃描的實(shí)現(xiàn)方法：通過(guò)精密控制各發(fā)射機(jī)脈沖源觸發(fā)時(shí)間，在各路發(fā)射信號(hào)之間產(chǎn)生一定的延時(shí)。設(shè)計(jì)了運(yùn)用現(xiàn)場(chǎng)可編程門陣列實(shí)現(xiàn)這種控制的精密延時(shí)電路。
標(biāo)簽： UWB 精密 延時(shí)電路 雷達(dá)發(fā)射機(jī)
上傳時(shí)間： 2013-08-05
上傳用戶：564708051@qq.com
這個(gè)我從eehome貼過(guò)來(lái)的。寫(xiě)的非常的好。我們用學(xué)單片機(jī)不要停在演示的基礎(chǔ)上。只能讓單片機(jī)完成局部事。這樣我們永遠(yuǎn)不會(huì)走出流水燈地獄！！！
標(biāo)簽： 單片機(jī) 初學(xué)者 單片機(jī)工程師
上傳時(shí)間： 2013-04-24
上傳用戶：sxdtlqqjl
cortex在rvmdk中設(shè)置方式，及STM32在RVMDK中入門講解之開(kāi)發(fā)環(huán)境的建立
上傳時(shí)間： 2013-06-10
上傳用戶：sh19831212
計(jì)算機(jī)圖形學(xué)中真實(shí)感成像包括兩部分內(nèi)容：物體的精確圖形表示；場(chǎng)景中光照效果的適當(dāng)?shù)拿枋觥９庹招Чü獾姆瓷洹⑼该餍浴⒈砻婕y理和陰影。對(duì)物體進(jìn)行投影，然后再可見(jiàn)面上產(chǎn)生自然光照效果，可以實(shí)現(xiàn)場(chǎng)景的真實(shí)感顯示。光照明模型主要用于物體表面某點(diǎn)處的光強(qiáng)度計(jì)算。面繪制算法是通過(guò)光照模型中的光強(qiáng)度計(jì)算，以確定場(chǎng)景中物體表面的所有投影像素點(diǎn)的光強(qiáng)度。Phong明暗處理算法是生成真實(shí)感3D圖像最佳算法之一。但是由于其大量的像素級(jí)運(yùn)算和硬件難度而在實(shí)現(xiàn)實(shí)時(shí)真實(shí)感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術(shù)的發(fā)展以及對(duì)于高真實(shí)感實(shí)時(shí)圖形的需求使得Phong明暗處理算法的實(shí)現(xiàn)成為可能。利用泰勒級(jí)數(shù)近似的Fast Phong明暗處理算法適合硬件實(shí)現(xiàn)。此算法需要存儲(chǔ)大量數(shù)據(jù)的ROM。這增加了實(shí)現(xiàn)的難度。 本文完成了以下工作： 1、本文簡(jiǎn)述了實(shí)時(shí)真實(shí)感圖形繪制管線，詳細(xì)敘述了所用到的光照明模型和明暗處理方法，并對(duì)幾種明暗處理方法的效果作了比較，實(shí)驗(yàn)結(jié)果表明Fast Phong明暗處理算法適用于實(shí)時(shí)真實(shí)感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結(jié)構(gòu)及其開(kāi)發(fā)流程的基礎(chǔ)上，結(jié)合Xilinx公司提供的FPGA開(kāi)發(fā)工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設(shè)計(jì)與實(shí)現(xiàn)。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實(shí)時(shí)真實(shí)感圖形繪制。 3、本文通過(guò)誤差分析，提出了優(yōu)化的查找表結(jié)構(gòu)。通過(guò)在FPGA上對(duì)本文所提結(jié)構(gòu)進(jìn)行驗(yàn)證。結(jié)果表明，本方案在提高速度、精度的同時(shí)將ROM的數(shù)據(jù)量從64K*8bit減少至13K*8bit。
上傳時(shí)間： 2013-06-21
上傳用戶：ghostparker
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
