亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

圖的存儲結構的建立與遍歷(搜索)

  • 基于FPGA的烤煙自動控制系統的研究與設計.rar

    煙葉烘烤是煙葉生產中一個非常重要的環節,為保證煙葉烘烤的質量,需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進行變化。本文通過對三段式工藝的分析,構建了以FPGA為控制核心,采用數字式溫濕度傳感器進行溫濕度測量的烤煙自動控制系統。 整個系統的實現是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8進行的。同時對系統的配置電路、驅動電路、顯示控制電路、語音提示和溫濕度測量電路進行了設計,并給出了各個模塊的電路原理圖。由于溫濕度測量是系統設計實現的重要部分,所以本文重點討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點、工作原理、處理次序和設計流程。針對煙葉烘烤過程中烤房溫濕度的測量和控制中,存在的強時變、大時滯、非線性的問題,采用了模糊控制算法進行控制,并給出了模糊控制器設計的方法。另外,為方便用戶調用煙葉烘烤中經驗曲線,提出了使用EEPROM對烘烤經驗曲線參數進行處理。而且討論了如何通過I2C總線與EEPROM進行讀寫操作進而實現參數的保存和讀取。系統的測試結果表明烤煙自動控制系統基本上達到了實際的要求,具有一定的先進性。

    標簽: FPGA 自動控制系統

    上傳時間: 2013-04-24

    上傳用戶:也一樣請求

  • 基于FPGA的軟件無線電數字接收機的研究.rar

    在現代電子系統中,數字化已經成為發展的必然趨勢,接收機數字化是電子系統數字化中的一項重要內容,對數字化接收機的研究具有重要的意義。隨著數字化理論和微電子技術的迅速發展,高速的中頻數字化接收機的實現已經成為可能。本文研究了一種基于FPGA的軟件無線電數字接收平臺的設計,并著重研究了其中數字中頻處理單元的設計和實現。FPGA器件具有設計靈活、開發周期短和開發成本低等優點,所以廣泛應用于各種通信系統中。相比于傳統的DSP串行結構,FPGA能夠進行流水線性設計,對數據進行并行處理,所以FPGA在進行數據量大,要求實時處理的系統設計時有很大的優勢。 本文首先首先分析了軟件無線電當前的發展趨勢及技術現狀,針對存在的處理速度跟不上的DSP瓶頸問題,提出了中頻軟件無線電的FPGA實現方案。本文以FPGA實現為重點,在深入分析軟件無線電相關理論的基礎上,著重研究和完成了中頻軟件無線電數字接收平臺兩大模塊的FPGA實現:數字下變頻相關模塊和數字調制解調模塊。其中,在深入研究數字下變頻實現結構的基礎上,首先對數字下變頻模塊的數控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現,其頻率分辨率高,靈活,易于實現;高效抽取濾波器組由積分梳狀濾波器(CIC),半帶濾波器(HB),FIR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進,極大地節約了資源,提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法,它的運行速度只與數據的寬度有關,只有加減法運算和二進制除法,既縮減了系統資源又大大節省了運算時間,實現了高效的實時處理。對數字調制解調模塊,重點研究和完成了2ASK和2FSK的調制解調的FPGA實現,模塊有很好的通用性,能方便地移植到其它的系統中。在文章的最后還對整個系統進行了Matlab仿真,驗證了系統設計思想的正確性。在系統各個關鍵模塊的設計過程中,都是先依據一定的設計指標進行verilog編程,然后再在Quartus軟件中編譯,時序仿真測試,并與Matlab仿真結果進行對比,驗證設計的正確性。

    標簽: FPGA 軟件無線電 數字接收機

    上傳時間: 2013-05-18

    上傳用戶:450976175

  • 基于FPGA的全數字中頻接收機的研究與實現.rar

    本論文基于直接擴頻通信的理論設計了一種全數字的中頻接收機,使用Xilinx公司的FPGA芯片xc3s400作為接收機的主芯片,實現中頻數字信號的下變頻,基帶解調,PN碼的捕獲及跟蹤環路的設計并給出了它們的具體設計步驟及RTL級邏輯電路圖。本文對于數字下變頻器的設計、數字抑制載波恢復環的設計進行了詳細的論述,還使用Matlab中的Simulink對本接收機系統所要使用的全數字Costas環進行了功能仿真并給出了仿真結果。 本文使用高速模數轉換器AD9601對中頻模擬信號進行采樣,最后再用高速數模轉換器AD9740還原出原始信息,并給出了它們與核心芯片xc3s400的接口設計方法及原理電路圖。

    標簽: FPGA 全數字 中頻接收機

    上傳時間: 2013-07-30

    上傳用戶:weiwolkt

  • 基于FPGA的對象存儲控制器原型的硬件設計與實現.rar

    本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下: ⑴研究了對象存儲控制器的硬件設計,使其高效完成對象級接口的智能化管理和復雜存儲協議的解析,對對象存儲系統整體性能提升有重要意義?;赟oPC(片上可編程系統)技術,在FPGA(現場可編程門陣列)上實現的對象存儲控制器,具有功能配置靈活,調試方便,成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口,包含處理器模塊、內存模塊、Flash模塊等核心組成部分,提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口,還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時,從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題,并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略,并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案,Virtex-4內嵌PowerPC高性能處理器,可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計,包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口;提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制,通過了設計規則檢查,生成了網表用作下一步設計工作的交付文件。

    標簽: FPGA 對象存儲 原型

    上傳時間: 2013-04-24

    上傳用戶:lijinchuan

  • 基于FPGA的嵌入式TCPIP協議棧的實現.rar

    本文論述了嵌入式TCP/IP協議棧的實現,介紹了TCP/IP協議棧的原理,以及硬線實現TCP/IP協議棧的意義和應用。 第一章為緒論,介紹論文研究的目的、內容、意義和國內外研究發展的現狀。 第二章介紹FPGA設計的流程和Verilog HDL設計語言。著重介紹了FPGA的代碼輸入、編譯、綜合、仿真和下載等等步驟,并且介紹了FPGA設計中使用到的EDA軟件。介紹了Verilog HDL語言的起源,以及Verilog HDL語言的優缺點,并與VHDL語言進行了簡單的比較。 第三章介紹嵌入式系統要實現的經過剪裁的TCP/IP協議棧的內容。著重介紹了要實現的TCP/IP協議棧的子協議,包括TCP協議、UDP協議、IP協議、ARP協議、ICMP協議。在介紹這些協議的時候,介紹了這些協議的工作原理,以及這些協議要用到的報文的格式。 第四章介紹實現剪裁的TCP/IP協議棧的實現,具體介紹的經過剪裁的TCP/IP各個模塊的設計工作。這個部分著重介紹各個模塊的設計方法,實現各個模塊的過程。在設計完這些模塊后,對這些模塊的仿真進行了仿真。 第五章是全文的總結,概括了作者在這次畢業設計中的主要工作和課題的意義,同時指出了進一步工作的方向和需要解決的問題。

    標簽: TCPIP FPGA 嵌入式

    上傳時間: 2013-07-04

    上傳用戶:leesuper

  • 基于FFT的GPS信號并行捕獲的研究及其FPGA實現.rar

    本課題深入分析了GPS軟件接收機基于FFT并行捕獲算法并詳細闡述了其FPGA的實現。相比于其它的捕獲方案,該方案更好地滿足了信號處理實時性的要求。 論文的主體部分首先簡單分析了擴頻通信系統的基本原理,介紹了GPS系統的組成,詳細闡述了GPS信號的特點,并根據GPS信號的組成特點介紹了接收機的體系結構。其次,通過對GPS接收機信號捕獲方案的深入研究,確定了捕獲速度快且實現復雜度不是很高的基于FFT的并行捕獲方案,并對該方案提出了幾點改進的措施,根據前面的分析,提出了系統的實現方案,利用MATLAB對該系統進行仿真,仿真的結果充分的驗證了方案的可行性。接著,對于捕獲環節中的核心部分—FFT處理器,設計中沒有采用ALTERA提供的IP核,獨立設計實現了基于FPGA的FFT處理器,并通過對一組數據在MATLAB中運算得到結果和FPGA輸出結果相對比,可以驗證該FFT處理器的正確性。再次重點分析了GPS接收機并行捕獲部分的FPGA具體實現,通過捕獲的FPGA時序仿真波形,證明了該系統已經能成功地捕獲到GPS信號。最后,對全文整個研究工作進行總結,并指出以后繼續研究的方向。 本課題雖然是對于GPS接收機的研究,但其原理與GALILEO、北斗等導航系統的接收機相近,因此該課題的研究對我國衛星導航事業的發展起到了積極的推動作用。

    標簽: FPGA FFT GPS

    上傳時間: 2013-08-06

    上傳用戶:青春123

  • 基于FPGA的PCI數據采集卡的研究與開發.rar

    隨著信息技術和電子技術的進步和日益成熟,計算機數據采集技術得到了廣泛應用。由于ISA數據采集卡的固有缺陷,PCI接口的數據采集卡將逐漸取代ISA數據采集卡,成為數據采集的主流。為了簡化PCI數據采集卡結構,提高數據采集可靠性,本文研究并開發了一種基于FPGA的PCI結構的數據采集卡系統。 論文對PCI對目標設備數據采集卡實現的原理和方法進行了深入研究,設計了基于FPGA的PCI數據采集卡的硬件電路,通過在FPGA中嵌入了PCI目標設備的IP核與用戶邏輯部分,構成了SOPC系統。使用Verilog硬件描述語言設計并實現了FPGA內部采集數據管理、數據管理寄存器和FIFO數據緩沖隊列等模塊電路。利用ModelSim對PCI系統進行了仿真。完成了系統硬件電路PCB板的設計,最終制作了PCI數據采集卡。 論文針對PCI結構的數據采集卡系統軟件需求,研究了WDM設備驅動軟件、Windows環境的簡易虛擬示波器以及簡易虛擬邏輯儀實現原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺,開發了WDM設備驅動程序。實現了Windows環境的簡易虛擬示波器,和簡易虛擬邏輯儀。系統測試結果表明該系統設計正確,系統運行穩定,功能和指標達到了設計要求。

    標簽: FPGA PCI 數據采集卡

    上傳時間: 2013-07-27

    上傳用戶:yzy6007

  • 基于FPGA的多通道DMA控制器的IP核設計.rar

    當前,隨著電子技術的飛速發展,智能化系統中需要傳輸的數據量日益增大,要求數據傳送的速度也越來越快,傳統的數據傳輸方式已無法滿足目前的要求。在此前提下,采用高速數據傳輸技術成為必然,DMA(直接存儲器訪問)技術就是較理想的解決方案之一,能夠滿足信息處理實時性和準確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐,設計DMA控制器的總體結構。在通道檢測模塊中,解決了信號抗干擾和請求信號撤銷問題,并提出并行通道檢測算法;在優先級管理模塊中提出了動態優先級端口響應機制;在傳輸模塊中采用狀態機的設計思想設計多個通道的數據傳輸。通過各模塊問題的解決及新方法的采用,最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明,本控制器傳輸速度較快,主頻達100MHz以上,且工作穩定。

    標簽: FPGA DMA 多通道

    上傳時間: 2013-05-16

    上傳用戶:希醬大魔王

  • 基于FPGA和單片機的光柵轉矩傳感器的研究.rar

    轉矩的測量對各種機械產品的研究開發、測試分析、質量檢驗、安全和優化控制等工作有重要的意義?,F有的轉矩傳感器一般結構復雜,制造安裝困難。本文介紹了一種結構簡單,測量精度高的新型轉矩傳感器——基于FPGA和單片機的光柵轉矩傳感器。 本文主要工作包括: 1、介紹了當前轉矩傳感器的發展現狀,分析了各種類型轉矩傳感器的特點和存在的不足。 2、介紹了光柵轉矩傳感器的工作原理,將光柵輸出的光電信號轉換成矩形波信號,通過分析旋轉軸的各種運動對光電輸出信號的影響,得知兩路矩形波信號的相位與扭轉角的關系,從而得到系統測量方案,并推導出具體的測量計算公式。 3、構建了系統實驗平臺,主要由被測量主軸、光柵對機構、光電裝置座三個部分構成。 4、基于現場可編程門陣列(FPGA)和單片機,完成系統硬件電路及軟件設計。 5、根據動態測量數據的時變性、隨機性、相關性和動態性等,研究了動態測量數據的處理方法。 6、對系統調試和實驗。采取先對各個單元模塊獨立調試與實驗的方法,對每個單元電路的性能進行分析處理,然后進行聯合調試與實驗,并對傳感器進行標定。 7、對系統誤差進行分析,并提出了改進措施。

    標簽: FPGA 單片機 光柵

    上傳時間: 2013-06-19

    上傳用戶:xiangwuy

  • 基于FPGA的QDPSK調制解調技術的研究及實現.rar

    現代通信系統要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向。用FPGA實現調制解調器具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強的特點,符合未來通信技術發展的方向。論文從以下幾個方面討論和實現了基于FPGA的調制解調系統。 論文首先介紹了調制解調系統的發展現狀及FPGA的相關知識。然后介紹了幾種常見的相位調制解調方式,重點是QDPSK調制解調系統的理論算法。 論文重點介紹了QDPSK解調調制系統的具體實現。首先,在在MATLAB環境下對系統里的每個子模塊完成了功能仿真,并取得滿意的仿真結果;其次,在QDPSK調制解調系統功能仿真正確的基礎上,對每個模塊的功能編寫C++算法,并且驗證了算法的正確性和可實現性;最后,在altera公司的FPGA開發平臺Quartus Ⅱ 6.0上,采用Verilog硬件描述語言對QDPSK調制解調系統實現了時序仿真和綜合仿真。

    標簽: QDPSK FPGA 調制

    上傳時間: 2013-04-24

    上傳用戶:lepoke

主站蜘蛛池模板: 洛扎县| 庆城县| 正安县| 宝山区| 福州市| 沽源县| 韶山市| 屏南县| 神木县| 台东市| 五常市| 扎赉特旗| 鸡泽县| 石门县| 夏邑县| 安徽省| 呈贡县| 石泉县| 荣昌县| 襄樊市| 东阿县| 来安县| 新宾| 广汉市| 嘉峪关市| 德昌县| 常熟市| 皮山县| 镇平县| 吉木乃县| 高陵县| 阿尔山市| 随州市| 叶城县| 浪卡子县| 台中市| 应城市| 平远县| 界首市| 太原市| 且末县|