<pre id="6i6ge"></pre> <dl id="6i6ge"></dl>
該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
qq源碼示例，有空自己看吧，包含一個服務器端和客戶端-qq source examples
標簽： 源碼
上傳時間： 2013-04-24
上傳用戶：gtf1207
隨著通信網的發展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統以其通信容量大、傳輸性能好、接口標準、組網靈活方便、管理功能強大等優點獲得越來越廣泛的應用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優越性無法發揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設計不同的方案,在某些特定的接入場合具有一定的優勢.本課題根據現實的需要,提出并設計了一種基于PDH技術的多業務單片FPGA傳輸系統.系統可以同時提供12路E1的透明傳輸和一個線速為100M以太網通道,主要由一塊FPGA芯片實現大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優勢.本文首先介紹數字通信以及數字復接原理和以太網的相關知識,然后詳細闡述了本系統的方案設計,對所使用的芯片和控制芯片FPGA做了必要的介紹,最后具體介紹了系統硬件和FPGA編碼設計,以及后期的軟硬件調試.歸納起來,本文主要具體工作如下:1.實現4路E1信號到1路二次群信號的復分接,主要包括全數字鎖相環、HDB3-NRZ編解碼、正碼速調整、幀頭檢測和復分接等.2.將以太網MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經過5b6b解碼后,分接出各路信號.
上傳時間： 2013-07-23
上傳用戶：lansedeyuntkn
常用有源晶振封裝尺寸及實物圖.應該能幫助一些人吧！！
上傳時間： 2013-06-11
上傳用戶：lanwei
近年來，隨著計算機、微電子、通信及網絡技術、信息技術的發展、數字化產品的普及，嵌入式系統滲透到了各個領域，已經成為計算機領域的一個重要組成部分，成為新興的研究熱點，嵌入式軟件也在整個軟件產業中占據了重要地位。一個好的調試工具對軟件產品質量和開發周期的促進作用是不言而喻的，使得嵌入式調試工具成為了人們關注的重點。目前使用集成開發環境配合JTAG調試器進行開發是目前采用最多的一種嵌入式軟件開發調試方式。國內在JTAG調試器開發領域中相對落后，普遍采用的是國外的工具產品。因此開發功能強大的嵌入式調試系統具有重要的實際意義。 當前嵌入式系統中尤其流行和值得關注的是ARM系列的嵌入式處理器。為此本課題的目標就是設計并實現一個應用于ARM平臺的JTAG調試系統。GDB是一個源碼開放的功能強大的調試器，可以調試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標板交換信息的能力相當強，勝過絕大多數的商業調試內核，因此使用GDB不僅能夠保證強大的調試功能，同時可以降低調試系統的開發成本。為此本課題在對邊界掃描協議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠程調試協議RSP做了深入研究的基礎上，實現了GDB調試器對嵌入式JTAG調試的支持。此外設計中還把可重夠計算技術引入到硬件JTAG協議轉換器的開發設計中，使調試器硬件資源可復用、易于升級，并大大提高了數據的傳輸速度。從而實現了一個低成本的、高效的、支持源代碼級調試的JTAG調試系統。
上傳時間： 2013-08-04
上傳用戶：huangld
直接數字合成(DDS)技術采用全數字的合成方法，所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。本文研究的是一種基于DDS/FPGA的多波形信號源系統，其中，DDS技術是其核心技術。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術可以合成任意波形。但因其數字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質的關鍵。 本文在研究各種抑制DDS雜散技術的基礎上，提出了中和加擾技術，這可以在很大程度上減小雜散對DDS輸出信號譜質的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數據處理能力十分適合應用于DDS多波形信號源的開發。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設計可以很方便地應用各種抑制雜散信號的方法來提高輸出信號的譜質。 結合高速DDS技術和FPGA兩者的優點，本文設計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設計的信號源可以適應多種不同的工作環境，給工作帶了方便。
上傳時間： 2013-07-27
上傳用戶：sc965382896
本 論文 對 功率因數的定義、有源功率因數校正(APFC)技術做了分析，在比較三 種工作模式的基礎上選擇了臨界導電模式作為本文的研究對象。論文詳細分析了臨界導 電模式功率因數校正Bost開關變換器的工作原理，穩態特性，得出了開關頻率與輸入 電壓、輸入功率的關系，對器件的應力和輸出電壓紋波進行了詳細的分析，為電路的設 計提供了依據。
上傳時間： 2013-06-13
上傳用戶：banyou
現代家庭中單相供電的用電設備如電腦、電視機、冰箱等都具有非線性特性，都會產生諧波污染電網。本文針對這一現象研究了單相并聯電壓型有源電力濾波器（APF），設計了一個APF控制系統來產生與諧波電流大小相等方向相反的補償電流，并使補償電流實時地跟蹤諧波電流，從而消除諧波電流達到凈化電網。 本文對提出的APF控制系統從模擬和數字兩個方面進行了深入的研究。 首先，設計了APF的主電路結構，確定了系統中電感電容等元件參數，并根據仿真結果系統地分析了參數變化對系統補償效果的影響，然后根據補償效果選擇最佳的參數值。 其次，針對控制系統要求，選用適合系統的電流電壓PI雙環控制系統，通過參數優化后得到了控制器的最優參數，使控制效果達到最優。并從理論上詳細分析了無差拍控制算法。 最后，利用滯環比較原理制作了10KHz的三角波發生器，用于PWM調制電路。在對硬件描述語言以及FPGA設計流程深入理解的基礎上，利用Verilog語言實現了雙環PI控制器和PWM發生電路的數字化，使得有源電力濾波器補償精度提高，有更好的可修改性，可使用于很多不同的非線性負載。
上傳時間： 2013-07-27
上傳用戶：aa17807091
信號發生器是控制系統的重要組成部分。研制出較高精度、可靠性、可調參數的數字量信號發生器，對于促進我國航空、航天、國防以及工業自動化等領域的發展均有重要意義。本文以直接頻率合成和偽隨機碼的設計與實現為中心，對擴頻通信的基本理論、信號源的結構、載波調制等問題進行了深入的分析和研究，并給出了模塊的硬件實現方案。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。論文介紹了FPGA技術的發展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數字式頻率合成原理(DDS)實現低相位噪聲、高分辨率、高精度和高穩定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統的擴頻碼序列，并選取了符合本系統使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現電路。 對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現。最后給出具體設計實現了的信號發生器的輸出波形。經實驗室測試，設計的信號發生器滿足要求，且結構簡單、工作可靠、重量輕、體積小，具有良好的應用前景。
上傳時間： 2013-04-24
上傳用戶：qweqweqwe
在圖像處理及檢測系統中，實時性要求往往影響著系統處理速度的性能。本文在分析研究視頻檢測技術及方法的基礎上，應用嵌入式系統設計和圖像處理技術，以交通信息視頻檢測系統為研究背景，展開了基于FPGA視頻圖像檢測技術的研究與應用，通過系統仿真驗證了基于FPGA架構的圖像并行處理和檢測系統具有較高的實時處理能力，能夠準確并穩定地檢測出運動目標的信息?？梢奆PGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內容有： 1．分析研究了視頻圖像檢測技術，針對傳統基于PC構架和DSP處理器的視頻檢測系統的弊端，并從可靠性、穩定性、實時性和開發成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數據處理系統的設計方案。 2．應用模塊化的硬件設計方法，構建了新一代嵌入式視頻檢測系統的硬件平臺。該系統由異步FIFO模塊、圖像空間轉換模塊、SRAM幀存控制模塊、圖像預處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸的問題，并為以后系統功能的擴展奠定了良好的基礎。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優缺點的基礎上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實現結構圖，應用VHDL硬件描述語言編程、實現，仿真結果表明，快速中值濾波算法的處理速度較傳統算法提高了50％，更有效地降低了系統資源占用率和提高了系統運算速度，增強了檢測系統的實時性能。 4．研究了基于視頻的交通車流量檢測算法，重點討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進行了直方圖均衡處理，提高圖像檢測精度。并結合嵌入式系統處理技術，在FPGA系統上研究設計了這些算法的硬件實現結構，用VHDL語言實現，并對各個模塊及相應算法做出了功能仿真和性能分析。 5．系統仿真與驗證是整個FPGA設計流程中最重要的步驟，針對現有仿真工具用手動設置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(TestBench)方法解決系統輸入源仿真問題，用TEXTIO程序包設計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統的仿真結果數據在MATLAB上還原為圖像，方便了系統測試結果的分析與調試。系統測試的結果表明，運動目標的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標。 本文主要研究了基于FPGA片上系統的圖像處理及檢測技術，針對FPGA技術的特點對某些算法提出了改進，并在MATLAB、QuartusⅡ和ModelSim軟件開發平臺上仿真實現，仿真結果達到預期目標。本文的研究對智能化交通監控系統的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：woshiayin
