亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

圖片資源

  • 基于FPGA的DDS信號源設計.rar

    作為電子類專業學生,實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力,增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源,基于此目的本信號源并不需要突出的性能,但經濟上要求低成本,同時要求操作簡單,能夠輸出多種波形,并且利于學生在此平臺上認識信號源原理,同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板,采用EPP接口,同時在FPGA上開發控制電路,為后續開發留下了空間,同時節省了成本。本設計采用地址線16位,數據線12位的靜態RAM作為信號源的波形存儲器,后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用,最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊,及作者采用這種設計的初衷,然后介紹了信號源的整體結構,總體模塊。以下章節首先介紹FPGA內部設計,包括總體結構和幾大部分模塊,包括:時鐘產生電路,相位累加器,數據輸入控制電路,濾波器控制電路,信號源啟動控制電路。 然后介紹了其他模塊的設計,包括存儲器選擇,幅度控制電路的設計以及濾波器電路的設計,本設計的幅度控制采用兩級DA級聯,以及后端電阻分壓網絡調節的方式進行設計,提高了幅度調節的范圍。對于濾波器的設計,依據不同的信號頻率,分成了4個部分,對于500K以下的信號采用的是二階巴特沃斯有源低通濾波,對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分,分成兩個部分,對于底層驅動程序采用以Labwindows/CVI為平臺進行開發,利用其編譯和執行速度快,并且和LabVIEW能夠很好連接的特性。對于上層控制軟件,采用以LabVIEW為平臺進行開發,充分利用其圖化設計,易于擴展。 論文最后對所做工作進行了總結,提出了進一步改進的方向。

    標簽: FPGA DDS 信號源

    上傳時間: 2013-04-24

    上傳用戶:afeiafei309

  • 基于FPGA的10M100M以太網控制器的設計.rar

    隨著以太網技術的不斷發展,網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試;介紹了整個系統的內部結構、模塊劃分,并對各個模塊的設計過程進行了詳細闡述,接著介紹了開發環境和驗證工具,同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC,CSMA/CD,HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件,采用LXT971芯片作為物理層芯片,AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器,實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連,也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核,為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時,為與其它WS接口的控制器實現直接互連創造了條件,對高層次設計這一先進ASIC設計方法也有了較為深入的認識。

    標簽: 10M100M FPGA 以太網控制器

    上傳時間: 2013-07-17

    上傳用戶:bruce

  • 基于FPGA的HDB3編譯碼設計.rar

    一般由信源發出的數字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產生碼間干擾進而直接影響傳輸的可靠性,因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件,具有較高的集成度,能將編解碼電路集成在一片芯片上,而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單,無直流,低頻成份少,可打破長連0和提取同步方便等優點。基于上述情況,本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證,基于FPGA的HDB3碼編譯碼設計與仿真,結果分析與比較三大部分。為了保證該設計的可靠性,首先是進行編譯碼的算法驗證;其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟,通過下載電纜下載到特定的FPGA芯片上,用邏輯分析儀進行時序仿真;最后將算法驗證結果與仿真結果作一對比,分析該研究的可行性與可靠性。 研究表明,基于FPGA的HDB3編譯碼設計具有體積小,譯碼簡單,編程靈活,集成度高,可靠等優點。

    標簽: FPGA HDB3 編譯碼

    上傳時間: 2013-05-26

    上傳用戶:teddysha

  • 基于FPGA的JPEG壓縮編碼的研究與實現.rar

    隨著移動終端、多媒體、通信、圖像掃描技術的發展,圖像應用日益廣泛,壓縮編碼技術對圖像處理中大量數據的存儲和傳輸至關重要。同時, FPGA單片規模的不斷擴大,在FPGA芯片內實現復雜的數字信號處理系統也成為現實,因此采用FPGA實現圖像壓縮已成為一種必然趨勢。JPEG靜態圖像壓縮標準應用非常廣泛,是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現,具有廣闊的應用背景。 論文從實際工程應用出發,通過設計圖像壓縮的IP核,完成JPEG壓縮算法在FPGA上的實現。首先闡述JPEG基本模式的壓縮編碼的標準,然后在設計規劃過程中,采用SOC的設計思想,給出整個系統的內部結構、層次劃分,對各個模塊的HDL實現進行詳細的描述,最后完成整體驗證。方案采用了IP核復用的設計技術,基于Xilinx公司本身的IP核,進行了再次開發。在研究JPEG標準的核心算法DCT的基礎上,加以改進,設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優化,提高了速度,減少占用過多的片內資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合,最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像,在不同的壓縮等級設置下,均測試通過。仿真驗證的結果表明:基于FPGA的JPEG壓縮編碼占用較少的硬件資源,可在較高的工作頻率下運行,設計在速度和資源利用率方面達到了較優的狀態,能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統中去,具有一定的使用價值。

    標簽: FPGA JPEG 壓縮編碼

    上傳時間: 2013-04-24

    上傳用戶:nairui21

  • 基于DSP的有源電力濾波器數字控制系統的研究.rar

    入研究有源濾波器各種理論的基礎上,綜合比較各個部分的設計 方法,對一臺有源電力濾波器各部分電路進行了設計,并對有源電力濾波器補 償電流成份的計算電路使用MATLAB工具軟件進行了模擬。

    標簽: DSP 有源電力濾波器 數字控制

    上傳時間: 2013-06-27

    上傳用戶:ziyu_job1234

  • 大功率單片開關電源設計.rar

    0 引言   開關電源具有效率高、重量輕、體積小,穩壓范圍寬等突出優點,從20世紀中期問世以來,發展極其迅猛,在計算機、通信、航天、辦公和家用電器等方面得到了廣泛的應用,大有取代線性穩壓電源之勢。提高電路的集成化是開關電源的追求之一,對中小功率開關電源來說是實現單片集成化。開關集成穩壓器是指將控制電路、功率開關管和保護電路等集成在一個芯片內,而由開關集成穩壓器構成的開關電源就稱之為單片開關電源。

    標簽: 大功率 單片開關 電源設計

    上傳時間: 2013-04-24

    上傳用戶:zl5712176

  • 實用電子電路設計與調試.zip

    本書對常用電子電路的設計和調試方法進行了介紹。其中包括分立元件放大電路,集成運放應用電路,波形產生、轉換電路,功放電路,常用光電子器件應用電路,電源電路,數字電路和單片機應用電路的設計與調試等。對各種電路的構成、各元器件功用作簡要介紹,對每一元器件選擇給出估算公式或經驗數據,使之選擇有依據。把重點放在集成電路包括單片集成測量放大器、集成光電隔離放大器、集成有源濾波器等集成電路的應用設計上。由簡到繁、由易到難列舉了大量的實用電路設計和綜合應用設計示例。   本書通俗易懂。讀者通過本書的學習,對電子電路設計與調試有一清晰的思路,培養電子電路設計能力和調試能力。本書對大、中專電類專業高年級學生和工程技術人員是有實用價值的參考書,也可作為高校相關專業的教材和課程設計、畢業設計參考書。

    標簽: zip 實用電子電路 調試

    上傳時間: 2013-04-24

    上傳用戶:15528028198

  • C語言實戰105例源碼--私藏很久的源碼.zip

    C語言實戰105例源碼--私藏很久的源碼.zip

    標簽: 105 zip 源碼 C語言

    上傳時間: 2013-06-20

    上傳用戶:日光微瀾

  • 一種基于大功率FET的數控直流電流源設計

    系統采用ATME189S52 為微控制器(MCE)核心,實現了可控的恒定直流電流源設計。核心恒流模塊采用自反饋電路連接大功率場效應管IRFZ44NL,使得電流輸出范圍達到20~2000

    標簽: FET 大功率 數控直流 電流源設計

    上傳時間: 2013-07-05

    上傳用戶:cy_ewhat

  • 基于Howland電流泵的圧控電流源設計

    常規的壓控電源采用的是并聯電流負反饋電路,這種電路輸出電壓柔性較差,電壓輸出效率低,因為取樣電阻要占掉很大一部分的電壓,并且常規的壓控電流源不能實現一端接地,這也是并聯電流負反饋本身的

    標簽: Howland 電流泵 電流源設計

    上傳時間: 2013-07-02

    上傳用戶:yyyyyyyyyy

主站蜘蛛池模板: 丹东市| 芜湖县| 新沂市| 庐江县| 邵东县| 铜川市| 桃源县| 阳新县| 墨玉县| 崇义县| 乐陵市| 巴彦县| 太谷县| 英德市| 龙川县| 旬邑县| 石楼县| 马尔康县| 孟州市| 梧州市| 黑水县| 永川市| 安岳县| 奎屯市| 永昌县| 昂仁县| 墨玉县| 家居| 开平市| 邓州市| 三原县| 逊克县| 乌恰县| 新泰市| 神池县| 左云县| 思茅市| 富平县| 邻水| 南丰县| 阿尔山市|