0 引言 開關(guān)電源具有效率高、重量輕、體積小，穩(wěn)壓范圍寬等突出優(yōu)點(diǎn)，從20世紀(jì)中期問世以來，發(fā)展極其迅猛，在計算機(jī)、通信、航天、辦公和家用電器等方面得到了廣泛的應(yīng)用，大有取代線性穩(wěn)壓電源之勢。提高電路的集成化是開關(guān)電源的追求之一，對中小功率開關(guān)電源來說是實現(xiàn)單片集成化。開關(guān)集成穩(wěn)壓器是指將控制電路、功率開關(guān)管和保護(hù)電路等集成在一個芯片內(nèi)，而由開關(guān)集成穩(wěn)壓器構(gòu)成的開關(guān)電源就稱之為單片開關(guān)電源。
標(biāo)簽： 大功率 單片開關(guān) 電源設(shè)計
上傳時間： 2013-04-24
上傳用戶：zl5712176
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求新的高速的數(shù)字信號處理實現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對單片F(xiàn)PGA的雷達(dá)處理機(jī)實現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。
上傳時間： 2013-04-24
上傳用戶：suonidaoke
allegro格式的pcb，參考價值巨大！
標(biāo)簽： allegro omap l138 pcb
上傳時間： 2013-06-08
上傳用戶：釣鰲牧馬
shapefile 格式的電子海圖數(shù)據(jù)通常采用文件系統(tǒng)存儲，難以保證數(shù)據(jù)的安全性、一致性、完整性，且數(shù)據(jù)訪問效率低。本文在認(rèn)真分析shapefile 格式的電子海圖數(shù)據(jù)組織結(jié)構(gòu)基礎(chǔ)上，研究并提
標(biāo)簽： Shapefile 電子海圖 數(shù)據(jù)集成 存儲
上傳時間： 2013-07-20
上傳用戶：ynwbosss
1218 pdg 轉(zhuǎn) pdf格式轉(zhuǎn)換器
標(biāo)簽： 1218 pdg 格式轉(zhuǎn)換
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
隨著USB接口性能的不斷增強(qiáng)，USB接口被廣泛應(yīng)用到各種硬件設(shè)備上。如今在Linux操作系統(tǒng)中，針對USB設(shè)備的驅(qū)動編程工作越來越受到重視。本課題在以S3C2410處理器為基礎(chǔ)的硬件平臺上，對Linux操作系統(tǒng)環(huán)境下USB設(shè)備驅(qū)動工作原理進(jìn)行了研究。在理解USB協(xié)議的基礎(chǔ)上完成了S3C2410處理器內(nèi)置USB設(shè)備控制器固件和驅(qū)動程序的編寫調(diào)試等方面的工作。 固件程序工作在硬件設(shè)備上，通過它控制設(shè)備的正常工作，負(fù)責(zé)與主機(jī)端的通信會話。由于本課題中的USB設(shè)備控制器是3C2410處理器的片內(nèi)外設(shè)，因此固件程序要管理整個S3C2410處理器的工作。在處理器開機(jī)工作時，固件程序首先完成包括USB設(shè)備控制器在內(nèi)的整個處理器的初始化，然后與主機(jī)共同進(jìn)行USB設(shè)備的枚舉，最后進(jìn)入循環(huán)等待主機(jī)端發(fā)起通信。當(dāng)主機(jī)發(fā)起通信時，處理器產(chǎn)生USB中斷，固件程序調(diào)用中斷處理函數(shù)。 在Linux操作系統(tǒng)中，內(nèi)核通過調(diào)用驅(qū)動中提供的標(biāo)準(zhǔn)接口將應(yīng)用程序中對設(shè)備的操作映射到具體的硬件設(shè)備。驅(qū)動程序中包括向驅(qū)動注冊，驅(qū)動支持設(shè)備列表信息以及各種系統(tǒng)調(diào)用具體實現(xiàn)等方面。USB接口所支持的四種傳輸方式，根據(jù)S3C2410內(nèi)置USB設(shè)備控制器的功能屬性，在驅(qū)動中采用了塊傳輸?shù)膫鬏敺绞剑ㄟ^URB的方式實現(xiàn)對設(shè)備的讀寫操作。 最后設(shè)計一個簡單文件傳輸系統(tǒng)對固件和驅(qū)動程序進(jìn)行了測試。測試系統(tǒng)中主機(jī)端通過USB接口傳輸一個wav格式的音頻文件，設(shè)備端接收到數(shù)據(jù)保存在內(nèi)存中。
標(biāo)簽： Linux ARM USB 驅(qū)動實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：liuchee
心臟疾病一直是威脅人類生命健康的主要疾病之一。研究無創(chuàng)的心電信號檢測設(shè)備來檢測與評價心臟功能的狀況，并研究心臟疾病的成因是生物醫(yī)學(xué)電子學(xué)的重要研究課題之一。動態(tài)心電記錄儀(Holter)是用于記錄24小時長時間心電圖的一種設(shè)備。研制高性能的動態(tài)心電記錄、監(jiān)護(hù)系統(tǒng)對于心血管疾病的診斷和治療具有十分重要的意義。 Holter技術(shù)發(fā)展至今已有幾十年歷史，但目前的Holter仍存在許多不足之處：(1)許多Holter采用8位、16位單片機(jī)作為控制系統(tǒng)，運(yùn)算能力有限，無法加入自動診斷功能：(2)數(shù)據(jù)存儲采用固定焊接在板上的存儲芯片，容量小，數(shù)據(jù)取出回放不方便；(3)大部分Holter還不能實現(xiàn)心電信號的實時遠(yuǎn)程傳輸，心電數(shù)據(jù)的分析以及分析報告的獲取往往要滯后好幾天時間，不利于心臟疾病的及早診斷及治療。 針對這些不足，本文設(shè)計了一個基于ARM(一種32位嵌入式處理器)的動態(tài)心電記錄儀。該記錄儀具有運(yùn)算功能強(qiáng)、能夠?qū)崿F(xiàn)心電信號實時遠(yuǎn)程網(wǎng)絡(luò)傳輸?shù)奶攸c(diǎn)。為確保信息不會因網(wǎng)絡(luò)傳輸故障而丟失，本系統(tǒng)同時還采用了便于攜帶的SD(Secure Digital Memory)閃存卡作為存儲媒介，具有大容量數(shù)據(jù)存儲的功能。本文設(shè)計的系統(tǒng)主要完成的任務(wù)有心電信號的采集、心電信號的放大濾波、心電信號的顯示和心電信號的存儲與傳輸。整個系統(tǒng)由一片ARM嵌入式微處理器控制，本系統(tǒng)中采用的嵌入式微處理器是三星的S3C44BOX。放大和濾波電路主要是對電極導(dǎo)聯(lián)傳來的心電信號進(jìn)行放大和濾除干擾信號，以獲取合適的信號大小并保證采集的心電信號的正確性。心電信號的顯示是把心電信號實時地顯示在Holter的液晶屏上，能使患者直觀地觀察到自己的心電信號情況。心電信號的存儲采用了容量大、成本及功耗低并且體積小方便攜帶的SD卡來存儲心電數(shù)據(jù)。心電數(shù)據(jù)的傳輸是通過以太網(wǎng)實現(xiàn)的，以太網(wǎng)可以實現(xiàn)快速、高正確率的傳輸。傳輸?shù)臄?shù)據(jù)由醫(yī)院內(nèi)的服務(wù)器接收，并且在服務(wù)器端對心電信號進(jìn)行相應(yīng)的顯示和處理。為實現(xiàn)上述功能編寫的系統(tǒng)軟件包括Holter的Bootloader的設(shè)計、uCLINUX操作系統(tǒng)的移植、A/D轉(zhuǎn)換程序、液晶屏的控制及菜單程序、SD卡FAT文件格式的數(shù)據(jù)存儲和服務(wù)器端數(shù)據(jù)接收、波形顯示程序。本系統(tǒng)經(jīng)過一定的實驗證明符合設(shè)計要求，具有體積小、成本低、使用方便的特點(diǎn)。
標(biāo)簽： ARM 便攜式 遠(yuǎn)程 動態(tài)
上傳時間： 2013-07-10
上傳用戶：Amos
隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點(diǎn)獲得越來越廣泛的應(yīng)用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優(yōu)越性無法發(fā)揮出來,反而還會造成帶寬浪費(fèi).相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設(shè)計不同的方案,在某些特定的接入場合具有一定的優(yōu)勢.本課題根據(jù)現(xiàn)實的需要,提出并設(shè)計了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時提供12路E1的透明傳輸和一個線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢.本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識,然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計,對所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計,以及后期的軟硬件調(diào)試.歸納起來,本文主要具體工作如下:1.實現(xiàn)4路E1信號到1路二次群信號的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測和復(fù)分接等.2.將以太網(wǎng)MII接口來的25M的MII信號通過碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號和變換過的以太網(wǎng)MII信號進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經(jīng)過5b6b解碼后,分接出各路信號.
標(biāo)簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時間： 2013-07-23
上傳用戶：lansedeyuntkn
本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計和FPGA實現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計、方案論證及仿真、算法實現(xiàn)、結(jié)果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計與實現(xiàn)的要求，最后給出了本文的主要研究內(nèi)容。 第二章敘述了線性調(diào)頻信號脈沖壓縮的基本原理，對系統(tǒng)設(shè)計的實現(xiàn)方法進(jìn)行了實時性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計方面將本系統(tǒng)劃分為三個部分：輸入部分、脈壓計算部分、輸出部分，并在流程圖中對各部分所要實現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計思想，對其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計了具體的結(jié)構(gòu)和電路。 第六章針對系統(tǒng)的測試驗證，提出面向SOC的模塊驗證和系統(tǒng)軟硬協(xié)同驗證的驗證策略。通過Link for Modelsim工具，實現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實用性。滿足設(shè)計的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實時性好的優(yōu)點(diǎn)，為設(shè)計高性能的現(xiàn)代雷達(dá)信號處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線性調(diào)頻信號 脈沖壓縮
上傳時間： 2013-07-01
上傳用戶：lingduhanya
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點(diǎn)之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號進(jìn)行實時監(jiān)控，如果每一路視頻信號都占用一個監(jiān)視器屏幕，則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計與實現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進(jìn)行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲控制模塊和圖像合成模塊的設(shè)計，首先，由攝像頭采集四路模擬視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設(shè)計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進(jìn)行動態(tài)配置等方法，實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計和進(jìn)一步擴(kuò)展功能，同時提高了系統(tǒng)的靈活性。
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
