可編程邏輯芯片特別是現場可編程門陣列(Field-Programmable Gate Array，FPGA)芯片的快速發展，使得新的芯片能夠根據具體應用動態地調整結構以獲得更好的性能，這類芯片稱為動態可重構FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構建的可重構系統在實際應用前還有許多問題需要解決。一個基本的問題就是動態可重構FPGA芯片中的可重構功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結構和CAD算法談起，介紹了可重構計算的概念，建立了可重構計算系統模型和動態可重構FPGA芯片模型，在此模型上提出一個基于劃分和時延驅動的在線布局算法，和一個基于Pathfinder協商擁塞算法的布線算法，來解決動態可重構FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數目的層，然后將這些電路層布局到芯片的每一層，同時確保關鍵路徑的時延最小。實驗結果表明，布局算法與傳統的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統的布線算法相比，能夠將線長降低26％，將水平通道寬度降低27％，顯示出較高的性能。
上傳時間： 2013-05-24
上傳用戶：Neoemily
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
本文對基于FPGA的CCSDS圖像壓縮和AES加密算法的實現進行了研究。主要完成的工作有： (1)深入研究CCSDS圖像壓縮算法，并根據其編碼方案，設計并實現了相應的編解碼器。從算法性能和硬件實現復雜度兩個方面，將該算法與具有類似算法結構的JPEG2000和SPIHT圖像壓縮算法作比較分析； (2)利用硬件描述語言VerilogHDL實現CCSDS圖像壓縮算法和AES加密算法； (3)優化算法復雜度較大的功能模塊，如小波變換模塊等。使用雙端口內存模塊增加數據讀寫速度，利用DSP塊處理核心運算單元，從而很大程度上提高了模塊的運行速度，并降低了芯片的使用面積； (4)設計并實現系統的模塊級流水線，在幾乎不增加占用芯片面積的情況下，提高了系統的數據吞吐量； (5)在QuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。在硬件系統測試階段，設計并實現FPGA與PC機的串口通信模塊，提高了系統驗證的工作效率。
上傳時間： 2013-05-19
上傳用戶：1757122702
隨著紅外探測技術和超大規模專用集成電路的發展，實時紅外成像系統得到了越來越廣泛的應用。如何針對紅外圖像的特性對紅外圖像進行實時處理，得到能真實反映探測場景、適合觀察分析的紅外圖像是目前紅外成像技術的研究熱點。針對紅外圖像在被采集后立即進行預處理，簡化后級數字信號處理單元的繁重任務，在紅外成像技術中具有重要意義。本論文主要工作如下： (1)對紅外成像的原理、紅外圖像的形成過程、紅外圖像的特征以及紅外圖像與可見光圖像的區別進行了闡述。 (2)簡要介紹了頻域中圖像的增強算法，以及圖像的灰度變換原理。 (3)通過對時域中各種算法的分析對比，以及時域處理與頻域處理的對比，選擇數種適合紅外圖像預處理的算法進行硬件實現，然后再根據硬件實現的難易程度和算法對硬件資源的占用率，以及最終對圖像的處理效果，選擇一種最佳的平滑和銳化方法。 (4)針對FPGA的特點，采用了模塊化結構設計，方便構成并行運算，充分體現了實時處理的要求。 (5)分析了紅外圖像灰度變換的硬件構成，實現了對紅外圖像的直方圖統計。 (6)闡述了I2C總線標準，使用I2C總線對SAA7115視頻圖像處理芯片的控制，對模擬的紅外圖像采集、量化成數字圖像信號；由于采用SDRAM進行數據的存儲，所以針對數據的存儲及讀取方式設計了SDRAM存儲器的控制器，將量化后的數據存儲到SDRAM存儲器。 (7)詳細闡述了圖像頻域處理的硬件實現方法，并特別說明了DFT的FPGA硬件構成方法及這種方法與DSP處理器構成方法的區別。然后針對整個系統的時序構成及時序要求，采用了PLL核構成了系統的時序部分，并對系統進行了優化，以提高運行速度及減少資源占用率。
上傳時間： 2013-07-12
上傳用戶：頂得柱
光斑質心檢測系統是APT精跟蹤伺服系統的關鍵技術之一，目前的光斑檢測系統大多是基于PC機的，存在著高速實時性、穩定性問題。在總結各種檢測算法的基礎上，本文提出了基于FPGA的圖像處理算法，實現了激光光斑中心的高速實時檢測。 文中主要采用3×3窗口模塊和自適應閾值模塊，先對CCD輸入數據進行處理，判斷光斑的范圍，然后再運用光斑的質心算法對光斑所占的像元進行運算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達到了的3000幀/s的脫靶量幀速，精度為2urad的技術指標，實現了高速率、高精度的精跟蹤要求。
上傳時間： 2013-04-24
上傳用戶：林魚2016
本文在深入分析紅外焦平面陣列熱成像系統工作原理的基礎上，根據紅外圖像處理系統的實際應用，研究了相應的圖像處理算法，為使其實時實現，本文對算法基于FPGA的高效硬件實現進行了深入研究。首先對IRFRA器件的工作原理和讀出電路結構進行了分析，敘述了相應的驅動電路設計原理和相關模擬電路的處理技術。然后，以本文設計的基于FPGA高速紅外圖像處理硬件系統為運行平臺，針對紅外溫差成像圖像高背景、低對比度的特點和系統中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強算法的實時實現技術。還將基于FPGA的紅外圖像處理的實現技術，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強算法作為重點，引入了一種易于FPGA實現、基于雙閾值調節、可有效改善系統成像質量的增強算法。并在FPGA硬件平臺上成功地實現了該算法。最后，本系統還將處理后的圖像數據轉化成了全電視信號，實時地顯示在監視器上。實驗結果表明，本文設計的系統，能夠很好地完成大容量數據流的實時處理，有效地改善了圖像質量，顯著提高了圖像顯示效果。
上傳時間： 2013-07-02
上傳用戶：AbuGe
隨著紅外焦平面陣列的不斷發展，紅外技術的應用范圍將越來越廣泛。焦平面面陣探測器的一個最大的缺點是固有的非均勻性。本文首先介紹了紅外熱成像技術的發展，討論了紅外焦平面陣列的基本原理和工作方式，分析了紅外非均勻性產生的原因。其次研究了幾種主要的非均勻校正方法以及焦平面陣列元的盲元檢測和補償的方法，對紅外圖像處理技術做了研究。 本文研究的探測器是法國ULIS公司的320×240非制冷微測輻射熱計焦平面陣列探測器。主要研究對其輸出信號進行非均勻性校正和圖像增強。最后針對這一課題編寫了基于FPGA的兩點校正、兩點加一點校正、全局非均勻校正算法和紅外圖像直方圖均衡化增強程序，并對三種校正方法做了比較。
上傳時間： 2013-08-03
上傳用戶：qq442012091
在VTS(Vessel Tramc Services船舶交管系統)系統中，雷達信號的處理器的能力己成為制約雷達目標錄取、跟蹤處理能力和可靠性以及整個VTS系統工作的主要因素。隨著區域性VTS的建立，要求將雷達信號以最高的質量和最低的代價遠距離傳輸，而達到這一要求的關鍵技術環節一雷達信息的壓縮處理也將受到雷達信號預處理系統的影響。 因此，研究更有效的VTS雷達信號預處理系統是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎上，面向實際應用的需求，主要研究VTS雷達信號預處理算法的設計方法和實現手段，設計完成了一個數字化的雷達原始信號實時采集與處理系統。 本設計主要包括雷達信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結構上，本設計采用FPGA完成信號的采集、CFAR處理和雷達信號檢測器的設計，將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現，大大減輕了DSP芯片的工作壓力，也減小了系統的體積。 在算法研究中，設計中重點討論了雜波的抑制方法和目標的檢測方法。本文在研究了大量現有的雷達信號雜波抑制及信號檢測的算法的基礎上，比較了各種算法的優劣，最終選擇了一種適合本次設計要求的CFAR算法和雙極點濾波雷達信號檢測器在FPGA中實現。 論文中對設計中所采用的方法給出了理論分析、試驗仿真結果和試驗實際調試結果。通過本文所述的設計和實驗，本文設計的雷達信號預處理系統對雷達視頻信號的采集與傳輸都有很好的效果，所選用的雜波處理算法對雷達雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達雜波中的尖峰成分，使信噪比得到較大改善。
上傳時間： 2013-04-24
上傳用戶：pei5
本文以“機車車輛輪對動態檢測裝置”為研究背景，以改進提升裝置性能為目標，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標準的基本系統。本文使用硬件描述語言Verilog，以RedLogic的RVDK開發板作為硬件平臺，在開發工具OUARTUS2 6.0和MODELSIM SE 6.1B環境中完成軟核的設計與仿真驗證。 數據采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進行數字化，然后從數據流中提取有效數據，加以適當裁剪，最后將奇偶場圖像數據合并成幀，存儲到存儲器中。數字化及碼流產生的功能由SAA7113芯片完成，由FPGA對SAA7113芯片初始化設置、控制，并對數字化后的數據進行操作。 圖像處理算法部分考慮到實時性與算法復雜度等因素，從裝置的圖像處理流程中有選擇性地實現了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據JPEG標準基本系統順序編碼模式，在FPGA上實現了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數DPCM(Differential Pulse Code Modulation)編碼、交流系數RLC(Run Length code)編碼、霍夫曼編碼等主要步驟，最后用實際的圖像數據塊對系統進行了驗證。
上傳時間： 2013-04-24
上傳用戶：qazwsc
圖像增強技術是數字圖像處理領域中的一項重要內容，隨著數字圖像處理應用領域的不斷擴大，快速、實時圖像處理技術成為研究的熱點。超大規模集成電路技術的飛速發展為數字圖像實時處理技術提供了硬件基礎，尤其是FPGA(Field Programmable Gate Array，現場可編程門陣列)憑借其高速并行、可重配置的架構和基于查找表的獨特結構等優點使得在數字信號處理領域的應用持續上升。國內外，越來越多的實時圖像處理應用逐漸轉向FPGA平臺。 本文基于FPGA的圖像增強技術研究主要是針對空間域方法，這種方法是指在空間域內直接對像素灰度值進行運算處理，算法簡單并且存在并行性，非常適合于用硬件實現。FPGA可以靈活地實現并行、實時處理圖像數據，正是利用這一特點，本文提出了一種基于FPGA的圖像增強處理系統設計。該系統采用SOPC技術，完成圖像增強處理。文中給出了系統設計思路，并分析了該系統的結構及功能實現，說明了系統實現過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設計方法構造圖像增強處理功能模塊，利用硬件描述語言vHDL對圖像增強模塊進行電路描述，并進行設計優化、仿真，在生成系統配置文件后加載到FPGA上進行板級調試。完成了基于FPGA的圖像增強算法模塊的設計，重點設計實現了點運算增強處理模塊、中值濾波器模塊，并對中值濾波器進行了改進設計實現，采用FPGA完成了對圖像增強算法的硬件加速。
上傳時間： 2013-06-16
上傳用戶：songrui
