開關磁阻電機（SR電機）驅動系統（SRD）是一種先進的機電一體化裝置，但是其較大的振動噪聲和轉矩脈動問題制約了SRD的廣泛應用。本文以減小SR電機振動噪聲和轉矩脈動為主題展開理論分析和實驗研究。主要內容有：由于徑向力引起的定子徑向振動是SR電機噪聲的主要根源，因此徑向力的分析和計算是研究SR電機振動噪聲的基礎。本文利用磁通管法推導出徑向力的解析表達式，定性分析了徑向力與電機結構參數等之間的關系。根據虛位移原理，推導出基于矢量磁勢的電磁力計算公式。該計算方法求解電磁力時只需進行一次磁場計算，不但減小了計算量，同時計算精度較傳統虛位移法高。利用這一計算方法，求出了實驗樣機的轉矩及徑向力的精確數值解。針對在SRD性能仿真時，傳統的非線性插值不但耗時，而且對有限元計算數據量要求高的問題，本文利用人工神經網絡強大的非線性模型辨識能力，成功進行了SR電機磁鏈反演和轉矩計算的模型訓練，最后建立了基于人工神經網絡的SR電機精確解析數學模型。因為SR電機本體結構形式的選擇問題與振動噪聲大小有著密切的關系。本文從噪聲輻射和振動幅值角度探討了SR電機主要尺寸的確定；接著從對稱性、力波階數等角度研究了SR電機相數及繞組連接方式、極數、并聯支路數的選擇問題。并對一些常用的降低電機機械噪聲的措施和方法進行了綜述。系統振動特性的研究對于減小振動噪聲十分重要。本文從振動系統的運動方程出發，導出了從激振力到振動加速度的傳遞函數和系統的自由振動解；然后利用機電類比法得出了SR電機定子系統的固有頻率以及振動振幅的解析解，定性分析了影響振動振幅的各種因素；最后利用基于能量法的有限元解法，通過建立不同的散熱筋結構形式、高度、根數以及形狀的SR電機三維有限元模型，分析得出了最有利于降噪和散熱的散熱筋結構是高度高、根數多、上窄下寬的梯形截面的周向散熱筋的結論。通過建立不同繞組裝配工藝下的SR電機三維有限元模型，分析得出了加強繞組剛度可以提高系統低階固有頻率的結論。通過比較實驗樣機的模態分析結果和運行實驗結果，證實了模態分析的有效性。仿真是計算SRD系統性能和預估電機振動的有效手段。本文在用MATLAB建立SRD系統的非線性動態仿真模型的基礎上，對SRD系統進行了穩態性能仿真、動態性能仿真以及負載突變仿真。接著利用穩態性能仿真，綜合考慮最大平均轉矩和效率這兩個優化目標，對SR電機的開關角進行了優化。最后結合由磁場有限元計算得到的徑向力數據表和穩態性能仿真，通過非線性插值得到徑向力的波形，然后對徑向力波形進行了頻譜分析，從而找到其主要的諧波分量。在電機設計階段避免徑向力波主要頻譜分量與SR電機定子的固有頻率接近而引起共振是降低SR電機噪聲的首要條件。合適的控制策略對于SR電機減振降噪是必不可少的。本文理論推導出三步換相法的時間參數取值公式。仿真證明本取值公式較原先文獻的結論在阻尼比較小時有更好的減振效果。針對SR電機運行中可能出現多個模態振形被激發出來的情況，利用數值優化法對三步換相法的時間參數進行了優化，使得減振效果整體最佳，所提的數值優化方法對兩步換相法同樣有效。在分析已有的直接瞬時轉矩控制的基礎上，針對其不足之處，提出了轉矩定頻控制取代內滯環的方法、開始重疊區域的轉矩控制方法、最佳開關角度二次優化法和時間參數優化的三步換相法等新的控制方案。動態仿真證明這些方案是切實有效的，達到了預期效果。最后在直接瞬時轉矩控制的每一次轉矩斬波都使用三步換相法，和在相關斷時刻根據實際電平靈活選用兩步或三步換相法以減小電機振動噪聲，并提出了考慮減振要求的開關頻率設計方法，最終形成了一套完整的降低振動噪聲和轉矩脈動控制策略。設計并研制了基于TMS320LF2407DSP的SR電機控制器。根據控制策略要求，選用了不對稱半橋功率電路拓撲結構；出于降低成本以及提高可靠性考慮，采用了MOSFET雙路并聯電路方案。在控制軟件中實現了本文所提出的降低SR電機振動噪聲和轉矩脈動控制策略。本文最后對實驗樣機進行了靜態轉矩的測量實驗，對比轉矩測量值與轉矩有限元計算值，驗證了磁場有限元計算的有效性。然后對實驗樣機進行了空載與負載、電流控制與轉矩控制、低速斬波與高速單波、是否采用兩步或三步換相法等一系列對比運行實驗，對比各種實驗結果，充分證實了本文所提出的降低振動噪聲和轉矩脈動控制策略的有效性。本課題組承擔了國家十·五863計劃電動汽車重大專項：“EQ6110HEV混合動力城市公交車用電機及其控制系統”（2001AA501421）。本文的研究是在該項目的資助下完成，并且本文關于電機本體結構形式、散熱筋結構和機械降噪措施等的結論已在該項目的60kW實驗樣機上得到證實。
上傳時間： 2013-07-05
上傳用戶：13081287919
現實生活中的語音不可避免的要受到周圍環境的影響，背景噪聲例如機械噪聲、街頭音樂噪音，其他說話者的話音等均會嚴重地影響語音信號的質量：此外傳輸系統本身也會產生各種噪聲，因此接收端的信號為帶噪語音信號。混疊在語音信號中的噪聲按類別可分為環境噪聲等的加法性噪聲及電器線路干擾等的乘法性噪聲；按性質可分為平穩噪聲和非平穩噪聲。 語音增強的根本目的就是凈化語音質量。把不需要的噪音減低到最小程度。但是由于噪音的復雜性，很難歸納出一個統一的特征，因此不可能尋求一種算法完全適應于所有的噪音消除，因此語音增強是一個復雜的工程。 有關抗噪聲技術的研究以及實際環境下的語音信號處理系統的開發，在國內外已經成為語音信號處理非常重要的研究課題，已經作了大量的研究工作，取得了豐富的研究成果。本文僅對加性噪聲下的語音增強技術做了較為仔細的討論，我們先給出語音信號處理的基本理論，它是語音增強算法研究和實現的理論基礎，在此基礎總結了自適應信號處理技術的特點以及在語音增強方面的應用。選取工程領域最常用的自適應LMS濾波算法和RLS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數的方法，并分析了在平穩和非平穩噪聲環境下，L M S濾波器族和R L S濾波器在不同噪音輸入下的權系數收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。 研究了MATLAB語言程序設計和使用MALTLAB對語音算法進行仿真、并輸入了多種實際環境下的噪音進行濾波仿真并對仿真的結果進行比較和分析。總結出了LMS、NLMS、SIGN-ERROR-LMS、RLS自適應濾波器在語音濾波方面的特點 和應用情況。 最后在MATLAB仿真的基礎上，利用Altera公司的Cyclone2系列FPGA芯片和多種EDA工具，完成了L M S自適應濾波器的FPGA設計。 關鍵詞：語音增強，背景噪音，自適應濾波器，LMS，RLS，FPGA
上傳時間： 2013-04-24
上傳用戶：lijianyu172
Sigma-Delta A/D轉換器利用過采樣，噪聲整形和數字濾波技術，有效衰減了輸出信號帶內的量化噪聲，提高了信噪比。與傳統的Nyquist轉換器相比，它降低了對模擬電路性能指標和元件精度的要求，簡化了模擬電路的設計，降低了生產成本。 本論文在對Sigma-Delta A/D轉換器原理研究的基礎上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設計了一個主要應用于音頻信號處理的Sigma-Delta A/D轉換器，分辨率達到16位。在調制器的設計中，本文采用了多級噪聲整形MASH（2-1）級聯調制器結構，同時，考慮了各種非理想因素對系統性能的影響，在SDtoolbox工具的幫助下使用Simulink進行調制器系統設計。并使用Cadence Spectre對模塊電路進行設計仿真，包括運放，比較器，帶隙基準電壓源，CMOS開關，非交疊時鐘產生電路等。在數字抽取濾波器的設計中，采用了分級抽取技術，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優化設計。并在原有的濾波器算法的基礎上，采用了CIC濾波器和半帶濾波器，設計出了運算量和存儲量都相對少的三級抽取濾波器系統，大大降低了功耗和面積。 論文的仿真結果表明，所設計的Sigma-Delta A/D轉換器信噪比達到102．3dB，滿足系統需要的16位精度要求。 關鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數字抽取濾波器
標簽： SigmaDelta 音頻 模數轉換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術(即如何捕獲衛星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。因此，對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中，先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環路的特點，跟蹤模塊采用碼跟蹤環和載波跟蹤環耦合的方法實現。由于GPS系統通常工作在非常低的信噪比環境中，而非相干環在低信噪比下環路跟蹤性能較好，所以碼跟蹤環采用非相干(DDLL)環實現。這種跟蹤環路采用的鑒相器是能量鑒相器，對數據的調制和載波相位都不敏感，鑒相器不會產生不確定量。由于輸入信號存在180°相位翻轉，而COSTAS鎖相環允許數據調制，對I支路和Q支路信號的180°相位翻轉不敏感，所以載波跟蹤環采用COSTAS鎖相環實現。上述算法在matlab環境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發平臺上利用VHDL硬件描述語言實現。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 最后，由于在弱電磁環境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現了這個算法。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
便攜式B型超聲診斷儀具有無創傷、簡便易行、相對價廉等優勢，在臨床中越來越得到廣泛的應用。它將超聲波技術、微電子技術、計算機技術、機械設計與制造及生物醫學工程等技術融合在一起。開展該課題的研究對提高臨床診斷能力和促進我國醫療事業的發展具有重要的意義。 便攜式B型超聲診斷儀由人機交互系統、探頭、成像系統、顯示系統構成。其基本工作過程是：首先人機交互系統接收到用戶通過鍵盤或鼠標發出的命令，然后成像系統根據命令控制探頭發射超聲波，并對回波信號處理、合成圖像，最后通過顯示系統完成圖像的顯示。 成像系統作為便攜式B型超聲診斷儀的核心對圖像質量有決定性影響，但以前研制的便攜式B型超聲診斷儀的成像系統在三個方面存在不足：第一、采用的是單片機控制步進電機，控制精度不高，導致成像系統采樣不精確；第二、采用的數字掃描變換算法太粗糙，影響超聲圖像的分辨率；第三、它的CPU多采用的是51系列單片機，測量速度太慢，同時也不便于系統升級和擴展。 針對以上不足，提出了基于FPGA的B型超聲成像系統解決方案，采用Altera公司的EP2C5Q208C8芯片實現了步進電機步距角的細分，使電機旋轉更勻速，提高了采樣精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA內實現數字掃描變換，提高了圖像分辨率；人機交互系統采用S3C2410-AL作為CPU，改善了測量速度和系統的擴展性。 通過對系統硬件電路的設計、制作，軟件的編寫、調試，結果表明，本文所設計的便攜式B型超聲成像系統圖像分辨率高、測量速度快、體積小、操作方便。本文所設計的便攜式B型超聲診斷儀可在野外作業和搶險（諸如地震、抗洪）中發揮作用，同時也可在鄉村診所中完成對相關疾病的診斷工作。
上傳時間： 2013-05-18
上傳用戶：helmos
本研究針對目標識別等系統中由于載機轉動而使目標圖像發生旋轉，給測量及人眼觀察帶來的影響，因此需要對目標圖像進行實時的反旋轉處理，對目前出現的消像旋技術進行分析和比較，選擇從電子學消旋方法出發，研究圖像消像旋的方法，并給出了基于FPGA的實時消像旋系統的完整結構和相應的算法設計。 本文在對電子圖像消旋原理的深入分析的基礎上，設計并利用Visual C++6.0軟件仿真實現了一種優化的快速旋轉算法，再利用后插值處理保證了圖像的質量；構建了以ACEX EP1K100為核心的數字圖像實時消像旋系統，利用VHDL硬件描述語言實現了整個消像旋算法的FPGA設計。該系統利用高速相機和Camera Link接口傳輸圖像，提高了系統的運行速度。利用QuartusII和Matlab軟件對整個算法設計進行混合仿真實驗。實驗結果表明，該系統能夠成功地對采集到的灰度圖像進行消像旋處理，旋轉后的圖像清晰穩定，像素誤差小于一個像素，而且對于視頻信號只有一幀的延時不到20ms，達到系統參數要求。
上傳時間： 2013-07-04
上傳用戶：MATAIYES
隨著敵對人為干擾的日益增多和電磁環境的日益惡劣，抗干擾逐漸成為衛星導航接收機的必備能力之一。傳統的單天線多延遲系統僅從時域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時域級聯或空時聯合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置，即不同的陣形，會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究，分析了導致差異的原因，通過對比仿真，發現帶圓心的圓陣具有所選陣形中最優的輸出信干噪比，進一步推廣到空時自適應抗干擾，也具有同樣的結論。結合工程實現，基于FPGA完成空時抗干擾硬件模塊設計，用Matlab產生的量化數據作為激勵，對硬件模塊的輸出結果進行分析，與非自適應空時波束形成結果相比，實驗驗證了模塊的有效性；與Matlab仿真處理的結果相比，驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數條件下的陣列布陣具有一定的參考價值，空時抗干擾硬件模塊是抗干擾系統的核心，所做工作對工程實現具有一定的借鑒意義。
上傳時間： 2013-05-28
上傳用戶：thinode
普通GPS接收機在特殊環境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內環境的情況下，由于衛星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛星信號，導致無法正常定位。惡劣條件下的定位有廣闊的發展和應用前景，特別是在交通事故、火災和地震等極端環境下，快速準確定位當事者所處位置對于降低事態損失和營救受傷者是極為重要的。歐美和日本等發達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發展政策。而高靈敏度GPS接收機定位的關鍵在于GPS微弱信號的處理。 本課題的主要研究內容是針對GPS微弱信號改進處理方法。針對傳統GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實現快速高靈敏度的準確捕獲；針對捕獲微弱信號處理大量數據導致的運算量激增，運用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統GPS接收機延遲鎖相環跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環失鎖造成的信號跟蹤丟失概率，來提高惡劣環境下低信噪比信號的跟蹤能力，實現微弱信號的連續可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進而使GPS接收機在惡劣環境下衛星信號微弱時能夠實現較好的定位與導航。 通過擬合GPS接收機實際接收到的原始數據，構造出不同載噪比的數字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證，結果表明，對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數據處理特征使用FPGA技術對算法主要的數據處理部分進行了初步的構架實現并進行了板級驗證，結果表明，利用FPGA技術可以較好的實現算法的數據處理功能。文章最后給出了結論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進而實現微弱信號環境下的定位與導航。
上傳時間： 2013-05-31
上傳用戶：cccole0605
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發展趨勢，已成為通信系統設計的研究熱點。因此對基于軟件無線電的調制解調技術進行深入細致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內插和抽取、帶通采樣、數字變頻等技術進行了分析與探討，為設計和實現8PSK調制解調器提供了非常重要的理論依據。然后，研究了8PSK調制解調技術，詳細論述了它們的基本概念和原理，提出了系統實現方案，在DSP+FPGA平臺上實現了8PSK信號的正確調制解調。文中著重研究了突發通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現，同時實現位同步和幀同步。并且對于突發通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環的頻偏檢測器，通過修改數控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結構簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調制解調器，根據信噪比和誤碼率來自適應的改變調制方式，以達到最佳的傳輸性能。
上傳時間： 2013-04-24
上傳用戶：mingaili888
