亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

四軸飛行器

  • 基于FPGA的SATAⅡ協(xié)議研究與實(shí)現(xiàn).rar

    現(xiàn)代的計(jì)算機(jī)追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無(wú)論從物理性能,還是從電氣性能來(lái)看,現(xiàn)今的并行總線都已出現(xiàn)了某些局限,無(wú)法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c(diǎn),得到各行業(yè)越來(lái)越多的支持。 目前市場(chǎng)上的SATA IP CORE都是面向IC設(shè)計(jì)的,不利于在FPGA上集成,因此,本文在Xilinx公司的Virtex5系列FPGA上實(shí)現(xiàn)SATAⅡ協(xié)議,對(duì)SATA技術(shù)的推廣、國(guó)內(nèi)邏輯IP核的發(fā)展都有一定的意義。 本文將SATAⅡ協(xié)議的FPGA實(shí)現(xiàn)劃分成物理層、鏈路層、傳輸層和應(yīng)用層四個(gè)模塊。提出了物理層串行收/發(fā)器設(shè)計(jì)以及物理鏈路初始化方案。分析了鏈路層模塊結(jié)構(gòu),給出了作為SATAⅡ鏈路層核心的狀態(tài)機(jī)的設(shè)計(jì)。為滿足SATAⅡ協(xié)議3.0Gbps的速率,采用擴(kuò)大數(shù)據(jù)處理位寬的方法,設(shè)計(jì)完成了鏈路層的16b/20b編碼模塊,同時(shí)為提高數(shù)據(jù)傳輸可靠性和信號(hào)的穩(wěn)定性,分別實(shí)現(xiàn)了鏈路層CRC校驗(yàn)?zāi)K和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結(jié)構(gòu)的基礎(chǔ)上,給出了作為傳輸層核心的狀態(tài)機(jī)的設(shè)計(jì),并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過(guò)程。完成了命令層協(xié)議狀態(tài)機(jī)的設(shè)計(jì),并實(shí)現(xiàn)了SATAⅡ新增功能NCQ技術(shù),從而使得數(shù)據(jù)傳輸更加有效。最后為使本設(shè)計(jì)應(yīng)用更加廣泛,設(shè)計(jì)了基于AHB總線的用戶接口。 本設(shè)計(jì)采用Verilog HDL語(yǔ)言對(duì)需要實(shí)現(xiàn)的電路進(jìn)行描述,并使用Modelsim軟件仿真。仿真結(jié)果表明,本文設(shè)計(jì)的邏輯電路可靠穩(wěn)定,與SATAⅡ協(xié)議定義功能一致。

    標(biāo)簽: FPGA SATA 協(xié)議研究

    上傳時(shí)間: 2013-06-16

    上傳用戶:cccole0605

  • 基于FPGA的Viterbi譯碼器設(shè)計(jì)與實(shí)現(xiàn).rar

    卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡(jiǎn)單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展,使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設(shè)計(jì)可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求,具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計(jì)了基于FPGA的高速Viterbi譯碼器。在對(duì)Viterbi譯碼算法深入研究的基礎(chǔ)上,重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計(jì)中分支度量計(jì)算模塊采用只計(jì)算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結(jié)構(gòu)保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu),大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下,用VHDL硬件描述語(yǔ)言編寫程序,實(shí)現(xiàn)(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎(chǔ)上,擴(kuò)展了Viterbi譯碼器的通用性,使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式,可以對(duì)(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運(yùn)用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測(cè)試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對(duì)各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證,Xilinx ISE8.2i時(shí)序分析報(bào)告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺(tái)上進(jìn)一步測(cè)試譯碼器,譯碼器運(yùn)行穩(wěn)定可靠。最后,使用Simulink產(chǎn)生的數(shù)據(jù)對(duì)本文設(shè)計(jì)的Viterbi譯碼器的譯碼性能進(jìn)行了分析,仿真結(jié)果表明,在同等條件下,本文設(shè)計(jì)的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。

    標(biāo)簽: Viterbi FPGA 譯碼器

    上傳時(shí)間: 2013-06-24

    上傳用戶:myworkpost

  • MPEG2視頻解碼器的FPGA設(shè)計(jì).rar

    MPEG-2是MPEG組織在1994年為了高級(jí)工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn),其優(yōu)秀性使之成為過(guò)去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn),也是未來(lái)十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究?jī)?nèi)容,建立系統(tǒng)級(jí)設(shè)計(jì)方案,設(shè)計(jì)FPGA原型芯片,并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面: 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì),采用了自頂而下的設(shè)計(jì)方法,實(shí)現(xiàn)系統(tǒng)的功能單元的劃分;根據(jù)其視頻解碼的特點(diǎn),確定解碼器的控制方式;把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù),實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì):根據(jù)本文研究的要求,在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式;在可變長(zhǎng)模塊中的變長(zhǎng)數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn),大大減少了變長(zhǎng)數(shù)據(jù)解碼的時(shí)間;IQ、IDCT模塊采用流水的設(shè)計(jì)方法,減少數(shù)據(jù)計(jì)算的時(shí)間:運(yùn)動(dòng)補(bǔ)償模塊,針對(duì)模塊數(shù)據(jù)運(yùn)算量大和訪問(wèn)幀存儲(chǔ)器頻繁的特點(diǎn),采用四個(gè)插值單元同時(shí)處理,增加像素緩沖器,充分利用并行性結(jié)構(gòu)等方法來(lái)加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件,通過(guò)解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來(lái)驗(yàn)證模塊的功能正確性。最后用FPGA開(kāi)發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證,取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語(yǔ)言描述,通過(guò)了現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型驗(yàn)證,并采用SIMC0.18μm工藝單元庫(kù)完成了該電路的邏輯綜合。經(jīng)過(guò)實(shí)際視頻碼流測(cè)試,本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級(jí)的實(shí)時(shí)解碼的技術(shù)要求。

    標(biāo)簽: MPEG2 FPGA 視頻解碼器

    上傳時(shí)間: 2013-07-27

    上傳用戶:ice_qi

  • 基于FPGA的高速串行接口模塊仿真設(shè)計(jì).rar

    現(xiàn)代社會(huì)信息量爆炸式增長(zhǎng),由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展,用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移,以及PCB布線的困難,使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限;而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì),正迅速取代傳統(tǒng)的并行技術(shù),成為業(yè)界的主流。 本論文針對(duì)目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號(hào)處理機(jī)為設(shè)計(jì)平臺(tái),在其中的一塊信號(hào)處理板上,進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真,當(dāng)仿真驗(yàn)證通過(guò)之后,重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進(jìn)行數(shù)據(jù)的互相傳送,接收和發(fā)送的數(shù)據(jù)相同,證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對(duì)Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì),經(jīng)過(guò)回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同,證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。

    標(biāo)簽: FPGA 高速串行 接口模塊

    上傳時(shí)間: 2013-04-24

    上傳用戶:戀天使569

  • 基于FPGA的絕對(duì)式光電編碼器通信接口研究.rar

    高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì),而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置,根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析,通過(guò)對(duì)比它們的特性,得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。 絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式,且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器,深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開(kāi)發(fā)語(yǔ)言硬件描述語(yǔ)言Verilog HDL,并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上,采用自頂向下的設(shè)計(jì)方法,將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊,各個(gè)模塊采用Verilog語(yǔ)言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后,通過(guò)在TMS320F2812伺服控制平臺(tái)上編寫的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能,達(dá)到了設(shè)計(jì)的要求。

    標(biāo)簽: FPGA 光電編碼器 通信接口

    上傳時(shí)間: 2013-07-11

    上傳用戶:snowkiss2014

  • 基于FPGA的SCI串行通信接口的研究與實(shí)現(xiàn).rar

    國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸,用于設(shè)計(jì)SCI串行通信接口,以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景,對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議,接著對(duì)SCI串行通信接口的兩個(gè)模塊:SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上,利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信,并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議;設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO;利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器;中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中,采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置,得到用戶需要的PCI核;用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能;并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL,在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線,利用Modelsim進(jìn)行功能及時(shí)序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序,用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。最后,將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行,并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證,運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進(jìn)一步完善的地方。

    標(biāo)簽: FPGA SCI 串行通信接口

    上傳時(shí)間: 2013-04-24

    上傳用戶:竺羽翎2222

  • 基于FPGAHDL的隨機(jī)讀寫I2C串行總線接口電路設(shè)計(jì).rar

    I2C(Inter Integrated Circuits)是Philips公司開(kāi)發(fā)的用于芯片之間連接的串行總線,以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來(lái)實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫的I2C接口電路,實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信,實(shí)現(xiàn)讀、寫等功能,傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真,在Xilinx公司的ISE9.li開(kāi)發(fā)平臺(tái)上進(jìn)行了下載,搭建外圍電路,用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集,分析測(cè)試結(jié)果。 首先,介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程,重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次,對(duì)I2C串行總線進(jìn)行了介紹,重點(diǎn)說(shuō)明了總線上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀/寫時(shí)序作了介紹。第三,基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測(cè)試模塊和顯示電路;接口電路由同步有限狀態(tài)機(jī)(FSM)來(lái)實(shí)現(xiàn);測(cè)試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址,接著將寫入的數(shù)據(jù)讀出,并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上,從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集,分析數(shù)據(jù)傳輸?shù)臅r(shí)序,從而驗(yàn)證電路設(shè)計(jì)的正確性。最后,論文對(duì)所取得的研究成果進(jìn)行了總結(jié),并展望了下一步的工作。

    標(biāo)簽: FPGAHDL I2C 隨機(jī)

    上傳時(shí)間: 2013-06-27

    上傳用戶:liuchee

  • 基于FPGA的視頻圖像畫面分割器的設(shè)計(jì).rar

    視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點(diǎn)之一,它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺(tái)、銀行、商場(chǎng)等場(chǎng)合。在視頻圖像監(jiān)控系統(tǒng)中,經(jīng)常需要對(duì)多路視頻信號(hào)進(jìn)行實(shí)時(shí)監(jiān)控,如果每一路視頻信號(hào)都占用一個(gè)監(jiān)視器屏幕,則會(huì)大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號(hào)合成一路在監(jiān)視器顯示,是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計(jì)的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計(jì)與實(shí)現(xiàn)。 本文對(duì)視頻圖像畫面分割技術(shù)進(jìn)行了分析,完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計(jì);系統(tǒng)采用Xilinx公司的FPGA作為核心控制器,設(shè)計(jì)了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數(shù)字電路集成在一起,電路結(jié)構(gòu)簡(jiǎn)潔,具有較好的穩(wěn)定性和靈活性;在硬件電路平臺(tái)基礎(chǔ)上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數(shù)據(jù)提取模塊,圖像存儲(chǔ)控制模塊和圖像合成模塊的設(shè)計(jì),首先,由攝像頭采集四路模擬視頻信號(hào),經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號(hào)后送入異步FIFO緩沖。然后,根據(jù)畫面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取,并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲(chǔ)到圖像存儲(chǔ)器。最后,按照數(shù)字視頻圖像的數(shù)據(jù)格式,將四路視頻圖像合成一路編碼輸出,實(shí)現(xiàn)了四路視頻圖像分割的功能。從而驗(yàn)證了電路設(shè)計(jì)和分割方法的正確性。 本文通過(guò)由FPGA實(shí)現(xiàn)多路視頻圖像的采集、存儲(chǔ)和合成等邏輯控制功能,I2C總線對(duì)兩片視頻解碼器進(jìn)行動(dòng)態(tài)配置等方法,實(shí)現(xiàn)四路視頻圖像的輪流采集、存儲(chǔ)和圖像的合成,提高了系統(tǒng)集成度,并可根據(jù)系統(tǒng)需要修改設(shè)計(jì)和進(jìn)一步擴(kuò)展功能,同時(shí)提高了系統(tǒng)的靈活性。

    標(biāo)簽: FPGA 視頻圖像 畫面分割器

    上傳時(shí)間: 2013-04-24

    上傳用戶:gundan

  • TMS320系列DSP與C51單片機(jī)之間一種全新串行通信模式.rar

    單片機(jī)與DSP之間通信問(wèn)題一直是大家關(guān)注得焦點(diǎn),目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系 統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問(wèn)題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問(wèn)題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開(kāi)發(fā) 的直流無(wú)刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。

    標(biāo)簽: TMS 320 DSP C51

    上傳時(shí)間: 2013-07-18

    上傳用戶:abc123456.

  • 基于FPGA的串行通信實(shí)現(xiàn)與CRC校驗(yàn).rar

    目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展,電力系統(tǒng)的行為也將會(huì)越來(lái)越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器,電網(wǎng)的日趨復(fù)雜化對(duì)其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案,簡(jiǎn)要分析了其軟硬件結(jié)構(gòu)和功能;接著針對(duì)故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問(wèn)題,提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案;針對(duì)大容量故障數(shù)據(jù)的存儲(chǔ)問(wèn)題,設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案,并運(yùn)用modelsim6.0仿真工具對(duì)設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真;研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問(wèn)題;最后討論了行波測(cè)距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問(wèn)題。

    標(biāo)簽: FPGA CRC 串行

    上傳時(shí)間: 2013-07-17

    上傳用戶:asddsd

主站蜘蛛池模板: 莱阳市| 辽阳市| 三穗县| 内乡县| 荔浦县| 本溪市| 喀喇沁旗| 英吉沙县| 锡林郭勒盟| 界首市| 浦县| 长岛县| 通化县| 乌鲁木齐县| 固阳县| 吉首市| 禄丰县| 邮箱| 铁岭县| 皋兰县| 十堰市| 黔南| 四会市| 浮山县| 邹城市| 思茅市| 霸州市| 磐石市| 遂川县| 皮山县| 乐至县| 锦屏县| 汉寿县| 秭归县| 巴林左旗| 平南县| 万荣县| 玛曲县| 阳原县| 阿拉善右旗| 陆丰市|