當前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板?，F(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構(gòu)）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標準串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標準。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標準ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
低壓電力線通信(PLC)具有網(wǎng)絡(luò)分布廣、無需重新布線和維護方便等優(yōu)點。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機進行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點研究了三種降低PAR的方法：即信號預畸變技術(shù)、信號非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細介紹了OFDM的原理以及實現(xiàn)OFDM所采用的一些技術(shù)細節(jié)。第三章詳細介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設(shè)計。第四章詳細討論了編碼方案如何在FPGA上實現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設(shè)計。第五章詳細介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進一步完善的方面進行了探討。
上傳時間： 2013-04-24
上傳用戶：520
智能電表、水表、煤/燃氣表、熱量表等大量地出現(xiàn)在人們的生活中，同時這些儀表的抄錄工作變得越來越煩瑣，工作量大，工作效率低，不僅給用戶帶來不便，而且會存在漏抄、誤抄、估抄的現(xiàn)象。隨著電子技術(shù)、通信技術(shù)和計算機技術(shù)的飛速發(fā)展，人工抄表已經(jīng)逐步被自動抄表所代替。 集中器是一個數(shù)據(jù)集中處理器，是多對象自動抄表系統(tǒng)的通信橋梁，負責對各智能表的數(shù)據(jù)進行采集、存儲和管理，及時有效地向上位機傳輸數(shù)據(jù)并執(zhí)行上位機發(fā)送的指令。提高多對象集中器數(shù)據(jù)處理能力，有效完成上下行通信是多對象自動抄表系統(tǒng)AMRS（Automation Meter Reading System）目前需要解決的關(guān)鍵問題。 本文針對多對象集中器這樣一個較復雜的通信與控制系統(tǒng)，提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本，集成了相當多的硬件資源，硬件的擴展和設(shè)計大大簡化，ARM9（S3C2410）為工業(yè)級芯片，抗干擾能力強，能夠適應(yīng)運行現(xiàn)場的較惡劣環(huán)境，8/16位微控制器運算能力有限，對于較復雜的通信與控制算法難以順利完成；硬件平臺依賴性強，不利于軟件的開發(fā)、升級與移植；在缺乏多任務(wù)調(diào)度機制的情況下，應(yīng)用軟件不僅實現(xiàn)難度大，且可靠性難以保證。 本文首先對多對象遠程抄表系統(tǒng)的總體結(jié)構(gòu)進行研究，主要研究了多對象遠程抄表系統(tǒng)中集中器的軟件和硬件實現(xiàn)，對硬件資源進行了外圍擴展，對S3C2410微處理器芯片的外圍硬件進行了擴展設(shè)計，使之具備了滿足使用需求的最小系統(tǒng)硬件資源，包括時鐘、復位、電源、外圍存儲、LCD、RS-485通信模塊、CAN通信模塊等電路設(shè)計。實時時鐘為多對象集中器定時抄表提供時間標準；電源電路為多對象集中器系統(tǒng)提供穩(wěn)定電源；看門狗電路的設(shè)計保證多對象集中器系統(tǒng)可靠運行，防止系統(tǒng)死機；數(shù)據(jù)存儲器主要用于存儲參數(shù)、變量、集中器自身的參數(shù)，負責智能表的參數(shù)以及智能表用量等。上行通道即多對象集中器與上位機之間的通信線路，采用CAN現(xiàn)場總線進行通信；下行通道即多對象集中器與智能表之間的通信，采用RS-485總線進行通信。軟件設(shè)計上，主要針對多對象集中器的數(shù)據(jù)存儲功能和串行通訊功能進行程序編寫?；贏RM的多對象遠程抄表系統(tǒng)集中器可以實現(xiàn)多對象遠程抄表，提高了數(shù)據(jù)處理能力，有效完成了上下行通信，可靠性強，穩(wěn)定性高，結(jié)構(gòu)簡單。
標簽： ARM 對象 遠程抄表系統(tǒng) 集中器
上傳時間： 2013-06-07
上傳用戶：heminhao
運動控制系統(tǒng)是機器人控制系統(tǒng)的重要組成部分。本文將ARM與CPLD技術(shù)應(yīng)用于機器人運動控制系統(tǒng)，使控制系統(tǒng)更加開放、更加模塊化，同時ARM芯片的高速大容量的數(shù)據(jù)處理能力以及CPLD的高集成度，可編程性，能夠逾越以往控制系統(tǒng)中實時、高速、高精度的技術(shù)瓶頸. 嵌入式技術(shù)是當今最熱門的技術(shù)之一，由于簡潔、高效等優(yōu)點，使得其廣泛應(yīng)用在各個領(lǐng)域；所謂嵌入式系統(tǒng)就是以應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴格要求的專用計算機系統(tǒng)。它一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序等四個部分組成，用于實現(xiàn)對其它設(shè)備的控制、監(jiān)視或管理等功能。 本文主要闡述了基于嵌入式處理器S3C44B0X的機器人控制器的設(shè)計過程。文章首先介紹了機器人本體規(guī)劃、嵌入式系統(tǒng)和嵌入式微處理器S3C44B0X的結(jié)構(gòu)特點；接著介紹了基于S3C44B0X的智能控制器的設(shè)計，包括硬件設(shè)計和CPLD軟件設(shè)計。其中控制器硬件平臺擴展了外部存儲器、串行口，通過輸出PWM信號進入驅(qū)動電路模塊，從而實現(xiàn)控制機器人運動的目的。在CPLD設(shè)計過程中，引入JTAG調(diào)試接口，方便系統(tǒng)程序的下載和調(diào)試，通過自上而下、分塊設(shè)計的思想給出了QUARTUSⅡ設(shè)計環(huán)境下的軟件代碼。本系統(tǒng)利用不同任務(wù)間的切換來實現(xiàn)通信過程，而不再采用無操作系統(tǒng)的工程文件的形式，這樣不但有利于項目的調(diào)試，也有利于對其它接口的擴展。最后對該控制器進行了測試和分析。
上傳時間： 2013-07-19
上傳用戶：Zxcvbnm
隨著電力電子技術(shù)的發(fā)展，模塊化程度低、缺乏靈活性、設(shè)計復雜、標準化程度低等因素日益成為制約其發(fā)展的瓶頸。而電力電子結(jié)構(gòu)塊（PEBB）正是為解決以上問題而提出的方法。因此研究利用PEBB來組建功率變換器具有一定的優(yōu)勢和重要的意義。 本文將電子技術(shù)和計算機技術(shù)等領(lǐng)域先進的、成熟的集成相關(guān)的技術(shù)應(yīng)用于電力電子系統(tǒng)集成中，對電力電子系統(tǒng)集成中的操作系統(tǒng)、分布式控制技術(shù)和通信技術(shù)進行了研究。 將電力電子系統(tǒng)進行結(jié)構(gòu)劃分，分為PEBB功率部分和通用控制部分。對于功率部分，采用分立元件設(shè)計了一個半橋PEBB，包括主電路、保護電路、驅(qū)動電路、吸收電路和濾波電路等。在分析和對比了各種通信接口后選擇具有“即插即用”功能的通用串行接口（USB）做為PEBB的數(shù)字通信接口。對于通用控制部分，選用具有高性價比的ARM7芯片S3C44B0X做為核心處理單元，輔以相應(yīng)的外圍電路。采用USB主機控制芯片使其具有類似USB主機的功能，實現(xiàn)與PEBB的通信和方便“即插即用”的管理。在軟件設(shè)計上引入實時操作系統(tǒng)UC/OS-Ⅱ，采用多任務(wù)系統(tǒng)的形式，滿足電力電子操作系統(tǒng)實時性的要求。然后，用兩個半橋PEBB和一個通用控制器組成了一個單相全橋電壓逆變器，分析和解決PEBB之間的同步等問題。最后給出并分析了實驗結(jié)果。 通過上述工作，驗證了PEBB對解決當前電力電子技術(shù)系統(tǒng)集成問題的可行性，為后續(xù)研究打下基礎(chǔ)。
上傳時間： 2013-07-12
上傳用戶：weddps
文章介紹了西門子ＭｉｃｒｏＭａｓｔｅｒ變頻器的 ＲＳ—４８５通信協(xié)議，利用ＶＢ６．０中的ＡｃｔｉｖｅＸ控件ＭＳＣｏｍｍ６．０通信控件實現(xiàn)了Ｗｉｎｄｏｗｓ９８下單臺微機與多臺變頻器的串行通信控制，并能實
上傳時間： 2013-05-17
上傳用戶：coolloo
本論文的工作是針對高等職業(yè)技術(shù)學院嵌入式系統(tǒng)實驗和專業(yè)建設(shè)的實際需要而進行的。本文對ARM處理器及其寄存器結(jié)構(gòu)做了認真的分析，對于文中涉及的系統(tǒng)硬件平臺核心即基于ARM7TDMI的S3C44BOX芯片進行了研究，分析了ARM7TDMI內(nèi)核結(jié)構(gòu)和使用特點，并從設(shè)計實驗的角度，研究了如何發(fā)揮器件的功能。在嵌入式操作系統(tǒng)的選擇上，考慮了ARM7內(nèi)核的具體情況，選擇了μC/OS-II操作系統(tǒng)。論文對μC/OS-II的內(nèi)核數(shù)據(jù)結(jié)構(gòu)、運行機制以及μC/OS-II操作系統(tǒng)在S3C44BOX上的移植過程進行了詳細的討論。根據(jù)要求安排有A/D、D/A實驗、LCD顯示驅(qū)動、觸摸屏及鍵盤：還安排了綜合實驗，內(nèi)容包括：跑馬燈、數(shù)碼管、蜂鳴器、A/D、D/A、LCD等。 第一章介紹了嵌入式系統(tǒng)及嵌入式處理器的基礎(chǔ)知識，包括目前常用的幾種嵌入式處理器、操作系統(tǒng)，以及如何進行嵌入式系統(tǒng)的選型。 第二章介紹了嵌入式實驗／開發(fā)系統(tǒng)使用的硬件平臺，包括處理器、存儲器、串行通信接口、以太網(wǎng)接口，提出了系統(tǒng)軟件的調(diào)試方法。平臺的硬件核心為SAMSUNG(三星)公司的S3C44BOX芯片。 第三章介紹了開發(fā)調(diào)試環(huán)境的建立，包括交叉編譯環(huán)境的建立以及相關(guān)程序庫、工具的安裝，編寫了相關(guān)程序。 第四章詳細介紹了μC/OS-II系統(tǒng)的移植。包括Bootloader的移植、啟動部分移植以及內(nèi)存部分的移植，并給出了內(nèi)核編譯的基本方法。 第五章給出了本文研究的主要結(jié)論，并對系統(tǒng)的發(fā)展前景進行展望。
上傳時間： 2013-06-27
上傳用戶：hakim
- vii - 8.1.1 實驗?zāi)康?315 8.1.2 實驗設(shè)備 315 8.1.3 實驗內(nèi)容 315 8.1.4 實驗原理 315 8.1.5 實驗操作步驟 318 8.1.6 實驗參考程序 319 8.1.7 練習題 321- vi - 6.4 USB 接口實驗 266 6.4.1 實驗?zāi)康?266 6.4.2 實驗設(shè)備 267 6.4.3 實驗內(nèi)容 267 6.4.4 實驗原理 267 6.4.5 實驗操作步驟 270 6.4.6 實驗參考程序 272 6.4.7 實驗練習題 280 6.5 SPI接口通訊實驗 281 6.5.1 實驗?zāi)康?281 6.5.2 實驗設(shè)備 281 6.5.3 實驗內(nèi)容 281 6.5.4 實驗原理 281 6.5.5 實驗操作步驟 285 6.5.6 實驗參考程序 287 6.5.7 練習題 289 6.6 紅外模塊控制實驗 289 6.6.1 實驗?zāi)康?289 6.6.2 實驗設(shè)備 289 6.6.3 實驗內(nèi)容 289 6.6.4 實驗原理 289 6.6.5 實驗操作步驟 291 6.6.6 實驗參考程序 291 6.6.7 練習題 296 第七章 基礎(chǔ)應(yīng)用實驗 296 7.1 A/D 轉(zhuǎn)換實驗 296 7.1.1 實驗?zāi)康?296 7.1.2 實驗設(shè)備 296 7.1.3 實驗內(nèi)容 296 7.1.4 實驗原理 296 7.1.5 實驗設(shè)計 298 7.1.6 實驗操作步驟 299 7.1.7 實驗參考程序 300 7.1.8 練習題 301 7.2 PWM步進電機控制實驗 301 7.2.1 實驗?zāi)康?301 7.2.2 實驗設(shè)備 301 7.2.3 實驗內(nèi)容 301 7.2.4 實驗原理 301 7.2.5 實驗操作步驟 309 7.2.6 實驗參考程序 311 7.2.7 練習題 313 第八章 高級應(yīng)用實驗 315 8.1 GPRS模塊控制實驗 315 - v - 5.2 5x4鍵盤控制實驗 219 5.2.1 實驗?zāi)康?219 5.2.2 實驗設(shè)備 219 5.2.3 實驗內(nèi)容 219 5.2.4 實驗原理 219 5.2.5 實驗設(shè)計 221 5.2.6 實驗操作步驟 222 5.2.7 實驗參考程序 223 5.2.8 練習題 224 5.3 觸摸屏控制實驗 224 5.3.1 實驗?zāi)康?224 5.3.2 實驗設(shè)備 224 5.3.3 實驗內(nèi)容 224 5.3.4 實驗原理 224 5.3.5 實驗設(shè)計 231 5.3.6 實驗操作步驟 231 5.3.7 實驗參考程序 232 5.3.8 練習題 233 第六章 通信與接口實驗 234 6.1 IIC 串行通信實驗 234 6.1.1 實驗?zāi)康?234 6.1.2 實驗設(shè)備 234 6.1.3 實驗內(nèi)容 234 6.1.4 實驗原理 234 6.1.5 實驗設(shè)計 238 6.1.6 實驗操作步驟 241 6.1.7 實驗參考程序 243 6.1.8 練習題 245 6.2 以太網(wǎng)通訊實驗 246 6.2.1 實驗?zāi)康?246 6.2.2 實驗設(shè)備 246 6.2.3 實驗內(nèi)容 246 6.2.4 實驗原理 246 6.2.5 實驗操作步驟 254 6.2.6 實驗參考程序 257 6.2.7 練習題 259 6.3 音頻接口 IIS 實驗 260 6.3.1 實驗?zāi)康?260 6.3.2 實驗設(shè)備 260 6.3.3 實驗內(nèi)容 260 6.3.4 實驗原理 260 6.3.5 實驗步驟 263 6.3.6實驗參考程序 264 6.3.7 練習題 266 - iv - 4.4 串口通信實驗 170 4.4.1 實驗?zāi)康?170 4.4.2 實驗設(shè)備 170 4.4.3 實驗內(nèi)容 170 4.4.4 實驗原理 170 4.4.5 實驗操作步驟 176 4.4.6 實驗參考程序 177 4.4.7 練習題 178 4.5 實時時鐘實驗 179 4.5.1 實驗?zāi)康?179 4.5.2 實驗設(shè)備 179 4.5.3 實驗內(nèi)容 179 4.5.4 實驗原理 179 4.5.5 實驗設(shè)計 181 4.5.6 實驗操作步驟 182 4.5.7 實驗參考程序 183 4.6.8 練習題 185 4.6 數(shù)碼管顯示實驗 186 4.6.1 實驗?zāi)康?186 4.6.2 實驗設(shè)備 186 4.6.3 實驗內(nèi)容 186 4.6.4 實驗原理 186 4.6.5 實驗方法與操作步驟 188 4.6.6 實驗參考程序 189 4.6.7 練習題 192 4.7 看門狗實驗 193 4.7.1 實驗?zāi)康?193 4.7.2 實驗設(shè)備 193 4.7.3 實驗內(nèi)容 193 4.7.4 實驗原理 193 4.7.5 實驗設(shè)計 195 4.7.6 實驗操作步驟 196 4.7.7 實驗參考程序 197 4.7.8 實驗練習題 199 第五章 人機接口實驗 200 5.1 液晶顯示實驗 200 5.1.1 實驗?zāi)康?200 5.1.2 實驗設(shè)備 200 5.1.3 實驗內(nèi)容 200 5.1.4 實驗原理 200 5.1.5 實驗設(shè)計 211 5.1.6 實驗操作步驟 213 5.1.7 實驗參考程序 214 5.1.8 練習題 219 - ii - 3.1.1 實驗?zāi)康?81 3.1.2 實驗設(shè)備 81 3.1.3 實驗內(nèi)容 81 3.1.4 實驗原理 81 3.1.5 實驗操作步驟 83 3.1.6 實驗參考程序 87 3.1.7 練習題 88 3.2 ARM匯編指令實驗二 89 3.2.1 實驗?zāi)康?89 3.2.2 實驗設(shè)備 89 3.2.3 實驗內(nèi)容 89 3.2.4 實驗原理 89 3.2.5 實驗操作步驟 90 3.2.6 實驗參考程序 91 3.2.7 練習題 94 3.3 Thumb 匯編指令實驗 94 3.3.1 實驗?zāi)康?94 3.3.2 實驗設(shè)備 94 3.3.3 實驗內(nèi)容 94 3.3.4 實驗原理 94 3.3.5 實驗操作步驟 96 3.3.6 實驗參考程序 96 3.3.7 練習題 99 3.4 ARM處理器工作模式實驗 99 3.4.1 實驗?zāi)康?99 3.4.2實驗設(shè)備 99 3.4.3實驗內(nèi)容 99 3.4.4實驗原理 99 3.4.5實驗操作步驟 101 3.4.6實驗參考程序 102 3.4.7練習題 104 3.5 C 語言程序?qū)嶒炓?104 3.5.1 實驗?zāi)康?104 3.5.2 實驗設(shè)備 104 3.5.3 實驗內(nèi)容 104 3.5.4 實驗原理 104 3.5.5 實驗操作步驟 106 3.5.6 實驗參考程序 106 3.5.7 練習題 109 3.6 C 語言程序?qū)嶒灦?109 3.6.1 實驗?zāi)康?109 3.6.2 實驗設(shè)備 109 3.6.3 實驗內(nèi)容 109 3.6.4 實驗原理 109 - iii - 3.6.5 實驗操作步驟 111 3.6.6 實驗參考程序 113 3.6.7 練習題 117 3.7 匯編與 C 語言的相互調(diào)用 117 3.7.1 實驗?zāi)康?117 3.7.2 實驗設(shè)備 117 3.7.3 實驗內(nèi)容 117 3.7.4 實驗原理 117 3.7.5 實驗操作步驟 118 3.7.6 實驗參考程序 119 3.7.7 練習題 123 3.8 綜合實驗 123 3.8.1 實驗?zāi)康?123 3.8.2 實驗設(shè)備 123 3.8.3 實驗內(nèi)容 123 3.8.4 實驗原理 123 3.8.5 實驗操作步驟 124 3.8.6 參考程序 127 3.8.7 練習題 134 第四章 基本接口實驗 135 4.1 存儲器實驗 135 4.1.1 實驗?zāi)康?135 4.1.2 實驗設(shè)備 135 4.1.3 實驗內(nèi)容 135 4.1.4 實驗原理 135 4.1.5 實驗操作步驟 149 4.1.6 實驗參考程序 149 4.1.7 練習題 151 4.2 IO 口實驗 151 4.2.1 實驗?zāi)康?151 4.2.2 實驗設(shè)備 152 4.2.3 實驗內(nèi)容 152 4.2.4 實驗原理 152 4.2.5 實驗操作步驟 159 4.2.6 實驗參考程序 160 4.2.7 實驗練習題 161 4.3 中斷實驗 161 4.3.1 實驗?zāi)康?161 4.3.2 實驗設(shè)備 161 4.3.3 實驗內(nèi)容 161 4.3.4 實驗原理 162 4.3.5 實驗操作步驟 165 4.3.6 實驗參考程序 167 4.3.7 練習題 170 目 錄 I 第一章 嵌入式系統(tǒng)開發(fā)與應(yīng)用概述 1 1.1 嵌入式系統(tǒng)開發(fā)與應(yīng)用 1 1.2 基于 ARM的嵌入式開發(fā)環(huán)境概述 3 1.2.1 交叉開發(fā)環(huán)境 3 1.2.2 模擬開發(fā)環(huán)境 4 1.2.3 評估電路板 5 1.2.4 嵌入式操作系統(tǒng) 5 1.3 各種 ARM開發(fā)工具簡介 5 1.3.1 ARM的 SDT 6 1.3.2 ARM的ADS 7 1.3.3 Multi 2000 8 1.3.4 Embest IDE for ARM 11 1.3.5 OPENice32-A900仿真器 12 1.3.6 Multi-ICE 仿真器 12 1.4 如何學習基于 ARM嵌入式系統(tǒng)開發(fā) 13 1.5 本教程相關(guān)內(nèi)容介紹 14 第二章 EMBEST ARM實驗教學系統(tǒng) 17 2.1 教學系統(tǒng)介紹 17 2.1.1 Embest IDE 集成開發(fā)環(huán)境 17 2.1.2 Embest JTAG 仿真器 19 2.1.3 Flash 編程器 20 2.1.4 Embest EduKit-III開發(fā)板 21 2.1.5 各種連接線與電源適配器 23 2.2 教學系統(tǒng)安裝 23 2.3 教學系統(tǒng)的硬件電路 27 2.3.1 概述 27 2.3.2 功能特點 27 2.3.3 原理說明 28 2.3.4 硬件結(jié)構(gòu) 41 2.3.5 硬件資源分配 44 2.4 集成開發(fā)環(huán)境使用說明 51 2.4.1 Embest IDE 主框架窗口 51 2.4.2 工程管理 52 2.4.3 工程基本配置 55 2.4.4 工程的編譯鏈接 71 2.4.5 加載調(diào)試 72 2.4.6 Flash編程工具 80 第三章 嵌入式軟件開發(fā)基礎(chǔ)實驗 81 3.1 ARM匯編指令實驗一 81
上傳時間： 2013-04-24
上傳用戶：xaijhqx
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設(shè)計采用無逆BM算法,并利用串行方式來實現(xiàn),不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現(xiàn),大大的降低了硬件實現(xiàn)的復雜度,并且因為在硬件實現(xiàn)上,采用了3級流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計中,利用有限域常數(shù)乘法器的特性對編碼電路進行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。 與基于軟件實現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
