災色統計聚類的matlab源碼，可用來進行統計分析，計算白化與灰化的情況
標簽： matlab
上傳時間： 2015-10-27
上傳用戶：1583060504
摘要：介紹了基于可編程邏輯器件CPLD和直接數字頻率合成技術（DDS）的三相多波形函數發生器的基本原理，并在此基礎上給出了基于CPLD的各模塊設計方法及其VHDL源程序
標簽： CPLD DDS 可編程邏輯器件 三相
上傳時間： 2015-10-28
上傳用戶：wqxstar
計算每個檔案的字元、單字以及文字行的應用程式
標簽： 程式
上傳時間： 2013-12-01
上傳用戶：pkkkkp
fg jklhj ghl jtojhu klg dioj ioty jo[jhd j ghl ityjdo jgo rj ao[gj r dj k h fhg
標簽： ghl ityjdo jtojhu jklhj
上傳時間： 2015-10-30
上傳用戶：cccole0605
一種由可編程邏輯器件集成的數字濾波器的設計
標簽： 可編程邏輯器件 集成 數字濾波器
上傳用戶：gundamwzc
數字電路的串擾分析在數字電路設計領域,串擾是廣為存在的,如PCB板、器件封裝(Package)、連接器(Connector)和連接電纜(Cable)。而且隨著信號速率的提高和產品外形尺寸越來越小，數字系統總的串擾也急劇增加。過大的串擾會影響到系統的性能,甚至可能引起電路的誤觸發，導致系統無法正常工作
標簽： Connector Package Cable PCB
上傳時間： 2015-11-02
上傳用戶：黑漆漆
2個4位二進制數相加的加法器件，其結果顯示在七段譯碼器中
標簽： 二進制數 加法 器件
上傳時間： 2015-11-04
上傳用戶：chenjjer
C++ 固定資產管理系統，可做課程設計。
標簽： 管理系統
上傳時間： 2015-11-07
上傳用戶：huql11633
zuoye j kjaflk jlka jlk j
標簽： kjaflk zuoye jlka jlk
上傳時間： 2013-12-19
上傳用戶：xjz632
在多數情況下,集成電路芯片的管腳不會全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管腳,但實際上通常不會全部使用,這樣就會存在懸空端子。所有數字邏輯器件的無用端子必須連接到一個高電平或低電平,以防止電流漂移（具有總線保持功能的器件無需處理不用輸入管腳）。究竟上拉還是下拉由實際器件在何種方式下功耗最低確定。
標簽： 16244 ABT 管腳 端子
上傳時間： 2013-12-04
上傳用戶：bakdesec
蟲蟲下載站版權所有 京ICP備2021023401號-1
