本文主要對數字下變頻器的FPGA實現方法進行了研究分析，重點完成了其主要模塊的設計驗證，最后進行了初步的系統級驗證。目標任務是利用FPGA實現一個單通道專用數字下變頻芯片，以目前得到廣泛應用的、代表單通道DDC器件領先水平的產品——美國Intersil公司的HSP50214B為設計目標，在整體結構和一些參數上參考了該芯片的設計。 本文在深入學習軟件無線電理論基礎、數字信號處理的相關等相關知識的基礎上，分析研究了基于FPGA的軟件無線電數字下變頻技術實現方法，設計實現的主要工作是設定整體系統方案、進行模塊劃分和接口定義；對各個設計中主要的相關算法進行分析比較，確定模塊的實現方式；運用FPGA的設計方法，完成數字下變頻器中NCO、CIC積分梳狀濾波抽取器和FIR濾波器等關鍵模塊分析設計、及其仿真等；最后在Altera公司的StratixII EP2S60的專用開發(fā)板上進行系統的初步調試與測試。由于系統的復雜性、時間和個人精力等因素，本文完成了模塊的邏輯設計及仿真驗證，系統總體的整合、仿真驗證還未徹底完成。但是已經得到驗證結果表明，此次的設計結構和思想是正確的，本人下一步需要做的工作就是完成系統整體的仿真和驗證，并將其功能加以完善。
上傳時間： 2013-04-24
上傳用戶：sunjet
軟件無線電是無線電領域研究的熱點。現階段限于硬件的發(fā)展水平，大多采用寬帶中頻帶通采樣數字化結構，數字中頻技術就成為實現該結構的關鍵技術。目前FPGA器件在數字信號處理技術的實現方面發(fā)揮著越來越重要的作用。本文目的正是要把這兩者相結合，使數字中頻處理在FPGA中得到實現，滿足具體的應用要求。 首先，對軟件無線電體系和數字中頻處理結構進行了研究；其次，在信號采樣理論、多速率數字信號處理理論、濾波器設計理論、FPGA硬件數字算法等理論的基礎上，結合本文的應用需要，提出了適合于FPGA實現的數字化中頻處理的系統方案：采用多相結構來高效的實現抽取，并用FIR濾波器作為低通抗混疊濾波器來實現6倍抽取的抗混疊濾波。對系統進行了Matlab仿真，以驗證系統方案的可行性。再次，具體通過Vefilog編程在FPGA中硬件實現該數字中頻系統。其中包括混頻器模塊、抽取濾波器模塊、信號產生器模塊。 最后對該系統進行了軟件仿真和硬件功能驗證，結果表明數字中頻系統性能達到了設計要求。
上傳時間： 2013-07-26
上傳用戶：zhouli
隨著信息技術和計算機技術的飛速發(fā)展，數字信號處理已經逐漸發(fā)展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術，己經在通信、航空航天、遙感遙測、生物醫(yī)學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發(fā)展具有深遠意義。另外，現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統的設計方法，加速了系統的設計進程，為圖像壓縮系統的實現提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺，對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
上傳時間： 2013-04-24
上傳用戶：stampede
DVB-S(Digital Video Broadcasting bv Satellite)調制器是符合DVB-S協議的數字電視前端設備之一，也滿足我國數字電視衛(wèi)星廣播標準，該設備可以廣泛應用于數字電視衛(wèi)星業(yè)務和相關數字電視業(yè)務。本文主要闡述了基于FPGA實現DVB-S調制器的信道編碼和調制，按功能對DVB-S信道編碼過程進行模塊分解、模塊接口定義，針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現；DVB-S調制器的核心是信道編碼和調制部分，利用FPGA在數字信號處理方面的優(yōu)勢，本文重點對其中的幾個關鍵模塊，包括RS編碼、卷積交織器和卷積穿孔編碼等的實現算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性；對FPGA各模塊的資源進行了估計、利用Altera公司的Cyclone器件的內部鎖相環(huán)實現ASI信號的接收；最后對整機進行了測試，測試結果表明，本文設計的DVB-S調制器技術指標滿足設計要求。
上傳時間： 2013-04-24
上傳用戶：gmh1314
軟件開發(fā)環(huán)境：ISE 7.1i 硬件開發(fā)環(huán)境：紅色颶風II代－Xilinx版 1. 本實例用于控制開發(fā)板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數據，然后再將數據讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開發(fā)版上面驗證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調試下載文件。
上傳時間： 2013-04-24
上傳用戶：ZJX5201314
光電子器件模型與OEIC模擬 作者：陳維友;楊樹人;劉式墉 本書是作者多年來在光電子器件電路模型和光電集成回路計算機輔助分析研究方面的工作總結。
上傳時間： 2013-04-24
上傳用戶：lty6899826
在數字化、信息化的時代，數字集成電路應用得非常廣泛。隨著微電子技術和工藝的發(fā)展，數字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現彌補了ASIC的缺陷，使得設計的系統變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 本論文撰寫的是用FPGA來實現無人小飛機系統中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統設計的要求。 本文首先研究和討論了無線通信系統中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統全部采用FPGA的方法來設計實現，修改靈活，體積小，功耗小。本系統的設計包括了數字鎖相環(huán)、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數據處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯系的情況下，獲得了仿真與實測結果。
上傳時間： 2013-07-05
上傳用戶：acon
近年來，隨著多媒體技術的迅猛發(fā)展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。 在已有的便攜式MP3系統實現方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現方式和軟件實現方式的優(yōu)點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現，以降低處理器的開銷和功耗，來提高整個系統的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現算法。在此基礎上選擇了適于硬件實現的遞歸循環(huán)實現方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現結構的優(yōu)化，并在EDA環(huán)境下具體實現，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現了IMDCT，經驗證功能正確。
上傳時間： 2013-06-11
上傳用戶：亮劍2210
近年來，人們對無線數據和多媒體業(yè)務的需求迅猛增加，促進了寬帶無線通信新技術的發(fā)展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術已經廣泛應用于各種高速寬帶無線通信系統中。然而 OFDM 系統相比單載波系統更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現系統的時頻同步是 OFDM 系統中非常關鍵的技術。 本文討論了非同步對 OFDM 系統的影響，分析了當前用于 OFDM 系統中基于數據符號的同步算法，并簡單介紹非基于數據符號同步技術。基于數據符號的同步技術通過加入訓練符號或導頻等附加信息，并利用導頻或訓練符號的相關性實現時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術的快速發(fā)展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術和 Altera 公司制造的 FPGA 芯片的原理和結構特點進行了闡述，還介紹了在相關軟件平臺進行開發(fā)的系統流程。 論文在對基于數據符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數據有一定困難。基于循環(huán)前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點，但可以根據不同的信道環(huán)境選用它們。
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
一般由信源發(fā)出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點。
上傳時間： 2013-04-24
上傳用戶：siguazgb
