EZW法是一個(gè)用matlab寫的程式,是植基於小波的影像壓縮轉(zhuǎn)換
標(biāo)簽： matlab EZW 程式
上傳時(shí)間： 2014-01-17
上傳用戶：yoleeson
此為簡單的32進(jìn)制轉(zhuǎn)換技巧,善加瞭解後知道要點(diǎn)後,即可製做出不同的進(jìn)制計(jì)算需求.
標(biāo)簽：
上傳時(shí)間： 2015-03-28
上傳用戶：wweqas
這是一堆verilog的source code.包含許多常用的小電路.還不錯(cuò)用.
標(biāo)簽： verilog source code
上傳時(shí)間： 2015-03-29
上傳用戶：lanwei
這是用verilog寫的一個(gè)簡單的處理器，雖然只具有5個(gè)指令，但是可以透過這個(gè)範(fàn)例，來了解到cpu的架構(gòu)，與如何開發(fā)處理器，相信會(huì)有很大的啟發(fā)。
標(biāo)簽： verilog
上傳時(shí)間： 2014-12-08
上傳用戶：ikemada
臺灣工業(yè)局半導(dǎo)體學(xué)院人才培訓(xùn)課程 嵌入式系統(tǒng)軟體的教學(xué)文檔，內(nèi)容豐富，有251頁，若能全部看完的人，必能成為強(qiáng)人。
標(biāo)簽： 嵌入式 系統(tǒng)
上傳時(shí)間： 2014-01-01
上傳用戶：epson850
VC odbc 連接Access 數(shù)據(jù)庫 的例子,比較簡單
標(biāo)簽： Access odbc VC
上傳時(shí)間： 2014-01-27
上傳用戶：1051290259
以GNU_Linux上的自由軟體做科學(xué)運(yùn)算,說明完整,值得一看
標(biāo)簽： GNU_Linux
上傳時(shí)間： 2015-04-10
上傳用戶：ruan2570406
日本北斗電子製 TCP/IP+Ethernet網(wǎng)絡(luò)機(jī)器設(shè)計(jì)法
標(biāo)簽： Ethernet TCP IP 日本
上傳時(shí)間： 2014-01-18
上傳用戶：225588
這個(gè)程式可以用來觀察其他程式的VCL組態(tài)、記憶體內(nèi)容。幫助設(shè)計(jì)時(shí)的runtime debug。 當(dāng)然也可以用來看別人程式中用了什麼元件、設(shè)計(jì)了什麼property
標(biāo)簽： property runtime debug 程式
上傳時(shí)間： 2015-04-11
上傳用戶：ynzfm
小遊戲圈圈叉叉,具有AI之功能,可與電腦對打,基本上是不容易打贏電腦的.
上傳時(shí)間： 2014-01-12
上傳用戶：yuanyuan123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
