本系統參照片上系統的設計架構、采用FPGA與SPCE061A相結合的方法，以SPCE061A單片機為進程控制和任務調度核心；FPGA做為外圍擴展，內部自建系統總線，地址譯碼采用全譯碼方式。FPGA內部建有DDS控制器，單片機通過系統總線向規定的存儲單元中送入正弦表；然后DDS控制器以設定的頻率，自動循環掃描，生成高精度，高穩定的5Hz基準測量信號。
標簽： FPGA 061A SPCE 061
上傳時間： 2014-01-12
上傳用戶：xinyuzhiqiwuwu
『數據結構－C++語言描述』圍繞多數據集類－表、樹、集合、圖和字典來組織數據結構的學習。本書包括數據結構基本內容和面向對象程序設計方法兩部分，給出了許多完整程序或程序段例子，并引入了描述算法負責度的大O方法。
標簽： 數據結構 對象 分 語言
上傳時間： 2014-01-13
上傳用戶：cylnpy
稀疏矩陣運算器 本程序要求用“帶行邏輯鏈接信息”的三元組順序表表示稀疏矩陣，實現兩個矩陣相加、相減和相乘的運算。具體有以下幾點： 1.本程序中稀疏矩陣的輸入形式采用三元組表示，而運算結果的矩陣則以通常的陣列形式列出。本實驗的三元組輸入順序為在行號小的優先的條件下，列號小的輸入！要求輸入的行數與列數不大于20，且輸入三元組的結束標志為“0 0 0”。 2.程序執行過程： （1）運行后，打印出功能選項，可供選擇。 （2）選擇相應功能后，若選1~3，則要求輸入兩個矩陣的行數與列數，再以三元組順序輸入矩陣，并且打印出響應的運算結果。接著循環執行（1），（2）。 （3）若選擇4，quit。則直接退出程序。
標簽： 稀疏 矩陣 三元 運算器
上傳時間： 2013-12-22
上傳用戶：fandeshun
FPGA中實現基于查找表方式（LUT）的DDS實現，可用在數字下變頻和COSTAS鎖相環中，Verilog編寫，本人已經調通
標簽： FPGA DDS LUT 查找表
上傳時間： 2013-12-09
上傳用戶：lanjisu111
利用三元組順序表表示稀疏矩陣，帶行邏輯鏈接信息。實現兩個矩陣相加，相減和相乘。輸入用三元組表示，輸出為通常的陣列形式。
標簽： 三元 順序表 稀疏 矩陣
上傳時間： 2016-03-31
上傳用戶：sssl
○1 設計進程進程控制塊PCB表結構，分別適用于優先數調度算法和循環輪轉調度算法。 PCB結構通常包括以下信息：進程名，進程優先數（或輪轉時間片），進程所占用的CPU時間，進程的狀態，當前隊列指針等。根據調度算法的不同，PCB結構的內容可以作適當的增刪。 ○2 建立進程就緒隊列。對兩種不同算法編制入鏈子程序。 ○3 編制兩種進程調度算法：1）優先度調度；2）循環輪轉調度。
標簽： PCB 進程 控制塊
上傳時間： 2013-12-24
上傳用戶：aeiouetla
觸發器實際上是一類特殊的存儲過程, 但與一般的存儲過程有本質的區別, 存儲過程用戶可以調用, 而觸發器不能被調用, 只有當對表或視圖進行一定的觸發操作( IN SERT、U PDA TE 和DEL ETE) 時由系統自動 調用。另外觸發器不允許帶參數, 和特定的表相關聯。并指出了在SQL Server 數據庫開發應用中要注意的四個 事項。
標簽： SERT 存儲 過程 DEL
上傳時間： 2016-05-18
上傳用戶：朗朗乾坤
可以清理下列流氓軟件: 1.一搜工具條 2.完美網譯通 3.CNIC中文上網 4.博采網摘 5.百度搜霸 6.3721上網助手 7.360搜 8.Dudu下載加速器 9.很棒小秘書 10.網絡豬 11.劃詞搜索 清理前請一定備份注冊表，以便系統出問題時恢復
標簽： 6.3721 7.360 CNIC Dudu
上傳時間： 2014-01-18
上傳用戶：hustfanenze
寫一個以十字鏈表為存儲結構的稀疏矩陣相乘的程序。 (1) 采用三元組輸入的形式，提示用戶輸入第一個矩陣的行和列的數值，然后 提示用戶輸入第一個矩陣的所在非零元素的三元組數值，每個個步驟的輸入 都由系統直接提示完成。第二個矩陣的輸入也是同樣的道理。系統還支持矩陣的相加以及相減算法，只是這是系統附帶的功能，而主要的功能是實現矩陣的相乘算法，所以相加和相減的算法是在矩陣相乘的基礎上設計的
標簽： 存儲結構 三元 稀疏 矩陣相乘
上傳時間： 2016-07-16
上傳用戶：wyc199288
關於宏晶STC89C51單片機IC芯片的詳細資料，內有很多簡單電路。
標簽： STC 89C C51 89
上傳時間： 2013-12-02
上傳用戶：佳期如夢
蟲蟲下載站版權所有 京ICP備2021023401號-1
