該系統是一款磁卡閱讀存儲器,根據用戶要求解決了普通閱讀器只能實時連接計算機,不能單獨使用的問題。而且針對作為特殊用途的磁卡,要求三道磁道都記錄數據,并且第三磁道記錄格式與標準規定的記錄格式不同時,系統配套的應用程序對其做了正確譯碼、顯示。 @@ 整個系統包括單片機控制的閱讀存儲器硬件部分,和配套使用的計算機界面應用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲器芯片、串口電平轉換芯片等等,所有的工作過程都是由單片機控制。我們這里選用紫外線擦除的87C52單片機,電路使用的集成電路芯片都是采用SMT封裝器件,極大縮小了讀存器的體積,使用簡單,攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實現了磁信號到電信號的轉換。外部存儲器則是使用的8K Bytes的24LC65集成芯片,擴展8片,總容量達到8×8K。 @@ MAXIM公司出品的MAX232實現了單片機TTL電平到RS232接口電平的轉換,從而與計算機串口實現硬件連接。 @@ 計算機界面顯示程序采用當今使用最廣的面向對象編程語言Visual Basic 6.0版本(以后簡稱VB),并且使用VB帶有的串口通信控件MScomm,通過設置其屬性,使其和下位機單片機協議保持一致,進而進行正確的串口通信。關于磁道上數據記錄的譯碼,則是通過對每條磁道上數據記錄進行多次實驗,認真分析,進而得到了各條磁道各自的編碼規則,按照其規則對其譯碼顯示。這部分程序也是通過VB編程語言實現的。另外,計算機應用程序部分還實現了對下位機讀存器的擦除控制。 @@關鍵詞:磁卡,閱讀存儲器,單片機,串口通信,track3數據譯碼
上傳時間: 2013-08-05
上傳用戶:黃華強
視頻監控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中,經常需要對多路視頻信號進行實時監控,如果每一路視頻信號都占用一個監視器屏幕,則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示,是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計;系統采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數字電路集成在一起,電路結構簡潔,具有較好的穩定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數據提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后,根據畫面分割需要進行視頻圖像數據抽取,并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后,按照數字視頻圖像的數據格式,將四路視頻圖像合成一路編碼輸出,實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態配置等方法,實現四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統集成度,并可根據系統需要修改設計和進一步擴展功能,同時提高了系統的靈活性。
上傳時間: 2013-04-24
上傳用戶:gundan
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計,基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后,依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案,模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中,用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統的煩瑣過程,將精力集中于算法的優化上。 基于DSP Builder的開發功能,調制解調器電路中的低通濾波器可直接調用FIRIP Core,進一步提高了開發效率。 在進行編譯、仿真調試成功后,經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間: 2013-06-24
上傳用戶:liuchee
本文介紹了一種采用單片FPGA 芯片進行出租車計費器的設計方法,主要闡述如何使用新興的EDA 器件取代傳統的電子設計方法,利用FPGA 的可編程性,簡潔而又多變的設計方法,縮短了研發周期,同時使出租車計費器體積更小功能更強大。本設計不僅實現了出租車計費器所需的一些基本功能,同時考慮到出租車行業的一些特殊性,更注重了把一些新的思路加入到設計中。主要包括采用了FPGA 芯片,使用VHDL 語言進行編程,使其具有了更強的移植性,更加利于產品升級;利用LCD 液晶顯示取代了傳統的LED顯示,使其在顯示時更靈活多變,可以按需要改變顯示內容而不拘泥于硬件; 靈活的計價標準設定使得油價波動等成本因數和出租車價格聯動成為可能; 同時也增加了統計功能、密碼設定、超速警報、路橋費等新的功能使得本設計更加具有實用價值。
上傳時間: 2013-05-25
上傳用戶:wyc199288
數字電視近年來飛速發展,它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中,研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現,以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景,概述了數字電視前端系統的組成結構與關鍵技術,以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構,并且從理論上闡述了復用器設計的關鍵技術:PSI重組和PCR調整。接著詳細說明了如何運用創新思路,采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案,并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結,并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案,將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計,而且實現了穩定,高速,低成本,可擴展性強的復用器系統。
上傳時間: 2013-06-02
上傳用戶:gtzj
TLC1551是美國TI公司生產的10位并行輸出模數轉換器,該器件轉換速度快,傳輸數據方便,應用電路簡單.文中介紹了TLC1551的管腳功能、電氣特性、工作原理和時序、應用電路及模數轉換的單片機基本程
上傳時間: 2013-07-26
上傳用戶:amwfhv
ISO和ITU-T制定的一系列視頻編碼國際標準的推出,開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標,即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上,綜合出各種標準中實現途徑的共性和優勢,將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點,建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后,就可作為專用視頻壓縮編碼器進行門級電路設計的原型,構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景,通過使用離散余弦變換和熵編碼,對運動圖像從空間上進行壓縮編碼,使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時,系統的設計將解碼的工作量大幅度降低,功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合,滿足工程樣機的前期研發需要。
上傳時間: 2013-04-24
上傳用戶:xiangwuy
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器,也可以集成到大規模ASIC通信芯片中,作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結構的設計方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法,與寄存器交換法相比,回溯算法更適用于FPGA開發設計。為了提高譯碼性能,減小譯碼差錯,本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀,在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同,FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現,這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現,本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間: 2013-04-24
上傳用戶:181992417
本文介紹了一種采用單片FPGA 芯片進行出租車計費器的設計方法,主要闡述如何使用新興的EDA 器件取代傳統的電子設計方法,利用FPGA 的可編程性,簡潔而又多變的設計方法,縮短了研發周期,同時使出租車計費器體積更小功能更強大。本設計不僅實現了出租車計費器所需的一些基本功能,同時考慮到出租車行業的一些特殊性,更注重了把一些新的思路加入到設計中。主要包括采用了FPGA 芯片,使用VHDL 語言進行編程,使其具有了更強的移植性,更加利于產品升級;利用LCD 液晶顯示取代了傳統的LED顯示,使其在顯示時更靈活多變,可以按需要改變顯示內容而不拘泥于硬件; 靈活的計價標準設定使得油價波動等成本因數和出租車價格聯動成為可能; 同時也增加了統計功能、密碼設定、超速警報、路橋費等新的功能使得本設計更加具有實用價值。
上傳時間: 2013-08-02
上傳用戶:sardinescn
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計,基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后,依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案,模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中,用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統的煩瑣過程,將精力集中于算法的優化上。 基于DSP Builder的開發功能,調制解調器電路中的低通濾波器可直接調用FIRIP Core,進一步提高了開發效率。 在進行編譯、仿真調試成功后,經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間: 2013-05-28
上傳用戶:koulian