<button id="csaqk"></button> 以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達(dá)到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
標(biāo)簽： FPGA DDS IP核 設(shè)計方案
上傳時間： 2013-11-06
上傳用戶：songkun
Spartan-3AN 器件帶有可以用于儲存配置數(shù)據(jù)的片上Flash 存儲器。如果在您的設(shè)計中Flash 存儲器沒有與外部相連，那么Flash 存儲器無法從I/O 引腳讀取數(shù)據(jù)。由于Flash 存儲器在FPGA 內(nèi)部，因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態(tài)。這一配置成了設(shè)計安全的起點，因為無法直接從Flash 存儲器拷貝設(shè)計。
上傳時間： 2013-11-04
上傳用戶：sammi
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-11-07
上傳用戶：defghi010
一些應(yīng)用利用 Xilinx FPGA 在每次啟動時可改變配置的能力，根據(jù)所需來改變 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的設(shè)計修訂 (Design Revisioning) 功能，允許用戶在單個PROM 中將多種配置存儲為不同的修訂版本，從而簡化了 FPGA 配置更改。在 FPGA 內(nèi)部加入少量的邏輯，用戶就能在 PROM 中存儲的多達(dá)四個不同的修訂版本之間進(jìn)行動態(tài)切換。多重啟動或從多個設(shè)計修訂進(jìn)行動態(tài)重新配置的能力，與 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用時所提供的 MultiBoot 選項相似。本應(yīng)用指南將進(jìn)一步說明 Platform Flash PROM 如何提供附加選項來增強(qiáng)配置失敗時的安全性，以及如何減少引腳數(shù)量和板面積。此外，Platform Flash PROM 還為用戶提供其他優(yōu)勢：iMPACT 編程支持、單一供應(yīng)商解決方案、低成本板設(shè)計和更快速的配置加載。本應(yīng)用指南還詳細(xì)地介紹了一個包含 VHDL 源代碼的參考設(shè)計。
標(biāo)簽： Platform Flash XAPP PROM
上傳時間： 2013-10-10
上傳用戶：jackgao
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具備在系統(tǒng)可編程性、可靠的引腳鎖定以及JTAG 邊界掃描測試功能。此強(qiáng)大的功能組合允許設(shè)計人員在進(jìn)行重大更改時，仍能保留原始的器件引腳，從而避免重組 PC 板。通過利用嵌入式控制器從板載 RAM 或 EPROM 對這些CPLD 和 FPGA 編程，設(shè)計人員可輕松升級、修改和測試設(shè)計，即使在現(xiàn)場也是如此。
上傳時間： 2014-08-10
上傳用戶：sc965382896
為了實現(xiàn)軟硬件協(xié)同設(shè)計和提高仿真速度的需求，采用SystemC語言的建模方法，通過對片上網(wǎng)絡(luò)體系結(jié)構(gòu)的研究，提出了一種片上網(wǎng)絡(luò)的建模方案，并對一個mesh結(jié)構(gòu)完成了SystemC的建模設(shè)計。該模型可在系統(tǒng)級和寄存器傳輸級上使用同一個測試平臺，且具有仿真速度快的特點，達(dá)到了設(shè)計要求。
標(biāo)簽： SystemC 片上網(wǎng)絡(luò) 建模
上傳時間： 2013-10-23
上傳用戶：ks201314
通過分析流水線結(jié)構(gòu)和單周期結(jié)構(gòu)的片上網(wǎng)絡(luò)路由器，提出了一種低延時片上網(wǎng)絡(luò)路由器的設(shè)計，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工藝進(jìn)行流片驗證。芯片測試結(jié)果表明，該路由器可以在300 MHz時鐘頻率下工作，并且在相同負(fù)載下，與其他結(jié)構(gòu)的路由器相比較，其能夠在較低延時下完成數(shù)據(jù)包傳送功能。
標(biāo)簽： 低延時 片上網(wǎng)絡(luò) 路由器
上傳時間： 2014-12-28
上傳用戶：bakdesec
NE602單片頻率轉(zhuǎn)換器
標(biāo)簽： 602 NE 頻率轉(zhuǎn)換器
上傳時間： 2013-11-08
上傳用戶：wivai
無線傳感器網(wǎng)絡(luò)的迭代算法
標(biāo)簽： SL-n 無線傳感器網(wǎng)絡(luò) 迭代 算法
上傳時間： 2013-11-16
上傳用戶：標(biāo)點符號
隨著多媒體時代的深入，各種令人眼花繚亂的視頻顯示技術(shù)迅猛發(fā)展，與此同時，層出不窮的新興應(yīng)用也對產(chǎn)品音頻性能提出了更高的要求，比如用電腦直接撥打IP電話、進(jìn)行視頻會議、儀器操作語音控制等場合都需要高質(zhì)量的語音效果。在市場推動下，不僅傳統(tǒng)模擬與混合信號器件供應(yīng)商繼續(xù)深耕不懈，一些新進(jìn)入該領(lǐng)域的公司也推出多種創(chuàng)新性方案應(yīng)對市場需求。本文提出了利用ARM7微控制器，uC/OS-II實時操作系統(tǒng)和DSP處理內(nèi)核的音頻處理芯片的音頻處理方案。該方案能有效改善音質(zhì)，提供清晰、自然的語音。 音頻方面LPC2214+VS1003
標(biāo)簽： 1003 VS IP電話 網(wǎng)絡(luò)
上傳時間： 2013-10-14
上傳用戶：1318695663
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
