項目簡介 外翅片機用于將普通的光亮銅管加工成翅片狀銅管,翅片管大都用于要求有高翅片系數的熱交換設備中,使用翅片管與使用光管相比重量可減少1/3~1/2.
上傳時間： 2013-11-12
上傳用戶：cc1015285075
ANDB (字節與) 指令對兩個輸入字節按位與 得到一個字節結果 (OUT)ORB (字節或) 指令對兩個輸入字節按位或 得到一個字節結果 (OUT)XORB (字節異或) 指令對兩個輸入字節按位異或得到一個字節結果 (OUT)使 ENO = 0 的錯誤條件是SM4.3 (運行時間) 0006 (間接尋址)這些指令影響下面的特殊存儲器位 SM1.0 (零)
上傳時間： 2013-11-02
上傳用戶：aa54
9.16 SIMATIC 邏輯堆棧指令棧裝載與 (ALD)ALD 指令對堆棧中的第一層和第二層的值進行邏輯與操作結果放入棧頂執行完 ALD 指令后堆棧深度減 1操作數 無棧裝載或 (OLD)OLD 指令對堆棧中的第一層和第二層的值進行邏輯或操作結果放入棧頂執行完 OLD 指令后堆棧深度減 1操作數 無邏輯推入棧LPS 指令復制棧頂的值并將這個值推入棧棧底的值被推出并丟失操作數 無
上傳時間： 2014-01-19
上傳用戶：Maple
匯編語言指令英文全稱
上傳時間： 2013-11-09
上傳用戶：段璇琮*
ARM通訊 H-JTAG 是一款簡單易用的的調試代理軟件，功能和流行的MULTI-ICE 類似。H-JTAG 包括兩個工具軟件：H-JTAG SERVER 和H-FLASHER。其中，H-JTAG SERVER 實現調試代理的功能，而H-FLASHER則實現了FLASH 燒寫的功能。H-JTAG 的基本結構如下圖1-1所示。 H-JTAG支持所有基于ARM7 和ARM9的芯片的調試，并且支持大多數主流的ARM調試軟件，如ADS、RVDS、IAR 和KEIL。通過靈活的接口配置，H-JTAG 可以支持WIGGLER，SDT-JTAG 和用戶自定義的各種JTAG 調試小板。同時，附帶的H-FLASHER 燒寫軟件還支持常用片內片外FLASH 的燒寫。使用H-JTAG，用戶能夠方便的搭建一個簡單易用的ARM 調試開發平臺。H-JTAG 的功能和特定總結如下： 1. 支持 RDI 1.5.0 以及 1.5.1； 2. 支持所有ARM7 以及 ARM9 芯片； 3. 支持 THUMB 以及ARM 指令； 4. 支持 LITTLE-ENDIAN 以及 BIG-ENDIAN； 5. 支持 SEMIHOSTING； 6. 支持 WIGGLER， SDT-JTAG和用戶自定義JTAG調試板； 7. 支持 WINDOWS 9.X/NT/2000/XP； 8．支持常用FLASH 芯片的編程燒寫； 9. 支持LPC2000 和AT91SAM 片內FLASH 的自動下載；
上傳時間： 2014-12-01
上傳用戶：Miyuki
包含各種匯編指令，微機必備！
上傳時間： 2013-11-10
上傳用戶：hullow
包含各種匯編指令，微機必備！
上傳時間： 2013-10-21
上傳用戶：shen1230
可編程邏輯器件（PLD）是嵌入式工業設計的關鍵元器件。在工業設計中，PLD已經從提供簡單的膠合邏輯發展到使用FPGA作為協處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數字信號處理器 （DSP）。 隨著系統復雜度的提高，FPGA還能夠集成整個芯片系統（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協處理器還是SoC，Altera FPGA在您的工業應用中都具有以下優點： 1. 設計集成——使用FPGA作為協處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發平臺的一片 FPGA中，使工業設計能夠適應協議、IP以及新硬件功能的發展變化。 3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統要求。 4. 過時保護——較長的 FPGA 產品生命周期，通過 FPGA 新系列的器件移植，延長工業產品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發、IP集成以及調試。
上傳時間： 2013-11-18
上傳用戶：tb_6877751
賽靈思spartan6系列FPGA片內資源設計指導
上傳時間： 2013-10-16
上傳用戶：wang0123456789
Nios II定制指令用戶指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (ALU) as shown in Figure 1–1.
上傳時間： 2013-10-12
上傳用戶：kang1923
