基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳時間： 2013-08-18
上傳用戶：問題問題
s3c2410開發板cpld源碼，希望有些參考價值
標簽： s3c2410 cpld 開發板 源碼
上傳時間： 2013-08-20
上傳用戶：wtrl
FPGA RSIC CPU設計文檔和源碼是EDA中對CPU設計非常好用的程序
標簽： CPU FPGA RSIC EDA
上傳時間： 2013-08-21
上傳用戶：cppersonal
通過fpga產生時鐘的VHDL源碼，QII7.1下調試通過
標簽： fpga VHDL 時鐘 源碼
上傳時間： 2013-08-24
基于FPGA的DDS和周期合成技術在EIS中的應用,caj格式
標簽： FPGA DDS EIS caj
上傳時間： 2013-08-26
上傳用戶：lhll918
直接數字頻率合成（Direct Digital Fraquency Synthesis,即DDFS，一般簡稱DDS）是從相位概念出發直接合成所需要波形的一種新的頻率合成技術。
標簽： Fraquency Synthesis Digital Direct
上傳時間： 2013-08-27
上傳用戶：wpt
真序擴頻通信系統的SYSTEMVIEW信真及其FPGA實現發送端設計
標簽： SYSTEMVIEW FPGA 發送
上傳時間： 2013-08-28
上傳用戶：debuchangshi
ACTEL A3P StartKit FPGA開發全套文擋（含測試源碼）
標簽： StartKit ACTEL FPGA A3P
上傳用戶：litianchu
FPGA數字電子系統設計與開發實例導航光盤內附源碼
標簽： FPGA 數字電子 開發實例 導航
上傳用戶：r5100
基于FPGA＋DDS的MSK數字調制源設計 通信中的DDS技術應用
標簽： FPGA DDS MSK 數字調制
上傳時間： 2013-08-29
蟲蟲下載站版權所有 京ICP備2021023401號-1
