<strike id="qieuy"></strike>
隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢，具有重要的學(xué)術(shù)意義與實用意義， 本課題所設(shè)計的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機客戶端組成。嵌入式圖像服務(wù)器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機客戶端可通過網(wǎng)絡(luò)對服務(wù)器進行遠程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務(wù)器設(shè)計階段，本文首先進行了芯片選型與開發(fā)平臺選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計圖像采集用戶自定義模塊。接著設(shè)計雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計，采用μC/OS-Ⅱ進行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計與實現(xiàn)是本文的重點。文中首先分析H．264．標準，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計了16×16幀內(nèi)預(yù)測算法，并設(shè)計宏塊掃描方式，采用兩次判決策略進行預(yù)測模式選擇。然后設(shè)計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對編碼算法設(shè)計相應(yīng)解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設(shè)計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實驗結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。
標簽： FPGA 264 網(wǎng)絡(luò)視頻監(jiān)控 實現(xiàn)研究
上傳時間： 2013-08-03
上傳用戶：88mao
在直流電氣傳動系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計采用現(xiàn)場可編程門陣列控制實現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對稱度好等許多優(yōu)點,具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標,并對常見的觸發(fā)器進行了分類.通過分析不同類型觸發(fā)器的優(yōu)缺點,最終確定采用三相同步的絕對觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實現(xiàn)高性能控制,簡化了系統(tǒng)設(shè)計.其次,對開發(fā)硬件和軟件以及編程語言進行了介紹.另外,詳細闡述了采用現(xiàn)場可編程門陣列EPFl0K10器件實現(xiàn)具有相序自適應(yīng)、缺相保護等功能的晶閘管觸發(fā)器的軟硬件設(shè)計.最后,使用自主開發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實驗結(jié)果和波形分析.試驗結(jié)果表明,該論文設(shè)計的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達到了預(yù)期的目的.
上傳時間： 2013-04-24
上傳用戶：baitouyu
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應(yīng)用的進展進行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進行了仿真、綜合，為進一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。
標簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時間： 2013-05-30
上傳用戶：dtvboyy
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對未來星載電子系統(tǒng)設(shè)計需求的解決途徑。為了簡化設(shè)計流程并且提高部件的可重用性，在目前的SoC設(shè)計中引入了稱之為平臺的體系結(jié)構(gòu)模板，用它來描述采用已有的標準核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計，最終建立一個包括多種功能部件，互連部件和處理部件的設(shè)計平臺，從而有效的提高星載電子系統(tǒng)的設(shè)計能力。在當前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計平臺要提供的一個互連部件對其進行設(shè)計。 針對這一需求，本論文采用自項向下的設(shè)計方法對PCI總線從設(shè)備控制器的設(shè)計與實現(xiàn)進行了研究，對PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標設(shè)備控制器的設(shè)計，采用Verilog HDL對其進行了RTL級的描述。 在該課題的研究中，采用了目前集成電路設(shè)計中常見的自頂向下設(shè)計方法，使用硬件描述語言Verilog HDL對其進行描述，重點分析了PCI總線設(shè)備控制器的設(shè)計。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對PCI總線設(shè)備控制器進行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對PCI總線目標設(shè)備控制器的設(shè)計思路和各個子模塊電路的設(shè)計和實現(xiàn)進行了詳細的分析闡述，并且通過編寫測試激勵程序完成了功能仿真。應(yīng)用FPGA作為物理驗證和實現(xiàn)載體，進行了面向FPGA的電路綜合，進行了布局布線后的時序仿真，證明所實現(xiàn)的PCI目標設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標設(shè)備控制器的FPGA實現(xiàn)。通過這整個論文的工作，按照設(shè)計、仿真、綜合驗證及布局布線的步驟，完成了PCI總線目標設(shè)備控制器IP軟核的設(shè)計。
上傳時間： 2013-06-07
上傳用戶：tccc
在無線通信系統(tǒng)中,信號在傳輸過程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號的統(tǒng)計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領(lǐng)域研究的熱點課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復(fù)雜度小,便于實時實現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設(shè)計并實現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡要介紹了Bussgang類型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計流程.并詳細闡述了基于FPGA的信道盲均衡器的設(shè)計思想、設(shè)計結(jié)構(gòu)和Verilog設(shè)計實現(xiàn),以及分別給出了各個模塊的結(jié)構(gòu)框圖以及驗證結(jié)果.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為電子設(shè)計自動化(EDA)技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-07-25
上傳用戶：cuibaigao
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實時采集及預(yù)處理。基于對實時圖像處理系統(tǒng)的研究與設(shè)計，本文主要研究工作及成果如下： 1.本論文詳細的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時，針對高分辨率的CCD攝像機，探討了有關(guān)點目標與CCD像元一一對應(yīng)的圖像采集及其硬件和軟件設(shè)計方法。 2.本文分析了星圖中弱小目標、噪聲以及背景的特點，給出了點目標的場景圖像的數(shù)學(xué)模型及復(fù)雜背景下點目標檢測的預(yù)處理方法。針對星圖灰度分布的特點，采用高斯低通濾波算法和高通濾波算法對星圖進行預(yù)處理，同時還對圖像掃描聚類算法進行了研究與分析。 3.數(shù)字信號處理器常常因為在復(fù)雜性、運算速度等方面的限制，難以實時的實現(xiàn)復(fù)雜的檢測算法。本文采用FPGA技術(shù)，實現(xiàn)了復(fù)雜背景下弱點目標的預(yù)處理算法，解決了計算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題，同時采用并行高密度加法器和流水線的工作方式，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實際中取得滿意的結(jié)果。
上傳時間： 2013-07-03
上傳用戶：wang5829
DFT(離散傅立葉變換)作為將信號從時域轉(zhuǎn)換到頻域的基本運算,在各種數(shù)字信號處理中起著核心作用
上傳時間： 2013-08-04
上傳用戶：wangdean1101
作為一項正在興起的無線應(yīng)用服務(wù),無線局域網(wǎng)已在機場、校園、會議室、甚至在家庭都有所應(yīng)用.它正叩開高速無線數(shù)據(jù)業(yè)務(wù)市場的大門.目前,無線局域網(wǎng)仍處于眾多標準共存時期.每一標準的背后都有大公司或者大集團的支持.在眾多無線局域網(wǎng)協(xié)議中IEEE802.11a協(xié)議是很有特色的一個,它的優(yōu)勢在于采用了正交頻分復(fù)用(OFDM)方式來傳輸數(shù)據(jù),該技術(shù)可幫助提高速度和改進信號質(zhì)量,并可克服干擾,因此得到眾多關(guān)注.為了讓這種高速的局域網(wǎng)真正應(yīng)用到實際中,我們的項目就是要在硬件上實現(xiàn)基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的發(fā)射機和接收機,而本文的主要工作就是用FPGA實現(xiàn)這個系統(tǒng)的內(nèi)接收機.內(nèi)接收機主要包括同步估計和信道估計.但是目前OFDM系統(tǒng)中包括同步、信道編碼、信道估計、用戶檢測、降低峰均比等一些關(guān)鍵技術(shù)在具體實現(xiàn)上還存在著一些困難.許多文獻對這些關(guān)鍵技術(shù)基本停留在理論上的討論,與具體的實現(xiàn)還存在很大的差距.因此本文通過研究同步和信道估計的多種算法的性能和其實現(xiàn)的復(fù)雜度,提出一種適合在IEEE802.11a協(xié)議環(huán)境下的同步算法和信道估計,用FPGA加以實現(xiàn).首先本文總結(jié)了目前OFDM系統(tǒng)信道估計的算法.在此基礎(chǔ)上詳細的討論了基于IEEE802.11a協(xié)議的OFDM系統(tǒng)可以采用的信道估計方法:(1)提出了借助訓(xùn)練序列的LS估計法和LS-average估計法,分別在AWGN信道和多徑信道對這兩種方法進行了比較,證明無論在哪種信道環(huán)境下后者性能都要好于前者.為了能夠進一步提高信道估計器的性能,在LS-average算法的基礎(chǔ)上提出了消噪算法(NRA).(2)提出了借助導(dǎo)頻的DFT插值算法.其次本文總結(jié)了目前OFDM系統(tǒng)同步的算法.OFDM系統(tǒng)同步包括定時同步和載波同步,其中定時同步又分為符號同步和抽樣同步.本文主要是研究定時同步,而載波同步只是簡單的討論,因為在這項目中這是另有負責人.本文針對基于IEEE802.11a協(xié)議的OFDM系統(tǒng)把定時同步分為粗定時同步和細定時同步.然后分別對粗定時同步和細定時同步進行了詳細的討論.其中對粗定時同步的方法有:利用短訓(xùn)練序列和利用循環(huán)前綴,并對這兩種方法進行了比較.對細定時同步是利用導(dǎo)頻來跟蹤.最后根據(jù)前面兩章提出的算法所分析的結(jié)果,以及突發(fā)OFDM系統(tǒng)的信號和信道特征,選取了其中一種信道估計算法和定時同步算法,結(jié)合合作伙伴所提出的載波同步算法一起用FPGA實現(xiàn)整個基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的內(nèi)接收機,并分別測試了各個模塊的性能以及綜合模塊的性能.
上傳時間： 2013-05-26
上傳用戶：zhengzg
數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現(xiàn)最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標準方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
