在無(wú)線(xiàn)通信系統(tǒng)中,信號(hào)在傳輸過(guò)程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來(lái)的信號(hào)畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號(hào)的統(tǒng)計(jì)特性就能對(duì)信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來(lái)通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類(lèi)盲均衡算法,主要因?yàn)樗挠?jì)算復(fù)雜度小,便于實(shí)時(shí)實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用Verilog HDL(Hardware Description Language)語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)基于Bussgang類(lèi)型算法的盲均衡器的硬件系統(tǒng).本文簡(jiǎn)要介紹了Bussgang類(lèi)型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計(jì)流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn),以及分別給出了各個(gè)模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線(xiàn)通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
