開(kāi)關(guān)磁阻電機(jī)是電機(jī)技術(shù)與現(xiàn)代電力電子技術(shù)、微機(jī)控制技術(shù)相結(jié)合的產(chǎn)物，既具有結(jié)構(gòu)簡(jiǎn)單堅(jiān)固、成本低、容錯(cuò)能力強(qiáng)，耐高溫等優(yōu)點(diǎn)，又在高度發(fā)展的電力電子和微機(jī)控制技術(shù)的支持下獲得了良好的可控性能，目前己經(jīng)在多個(gè)工業(yè)部門(mén)得到應(yīng)用。因此，開(kāi)關(guān)磁阻電機(jī)在驅(qū)動(dòng)調(diào)速領(lǐng)域有著良好的發(fā)展前景。本論文在對(duì)前人成果的廣泛了解和研究基礎(chǔ)上，以philip公司生產(chǎn)的LPC2101為主控芯片，充分利用其高速運(yùn)算能力和面向電機(jī)控制的高效控制能力，設(shè)計(jì)并制作了SRM控制器與系統(tǒng)軟件。本文以開(kāi)關(guān)磁阻電機(jī)的調(diào)速控制策略及其控制實(shí)現(xiàn)方法為主要研究?jī)?nèi)容，對(duì)開(kāi)關(guān)磁阻電機(jī)的數(shù)學(xué)模型、功率變換器技術(shù)、控制策略、控制方案的實(shí)現(xiàn)進(jìn)行了全面深入的研究。 全文的研究工作分為五個(gè)部分，第一部分介紹了開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的構(gòu)成及基本工作原理，綜述了開(kāi)關(guān)磁阻電機(jī)的國(guó)內(nèi)外發(fā)展現(xiàn)狀、特點(diǎn)及研究動(dòng)向，總結(jié)了開(kāi)關(guān)磁阻電機(jī)系統(tǒng)存在的技術(shù)問(wèn)題，提出了本文的研究目的和主要研究?jī)?nèi)容。 第二部分引用并討論了SR電動(dòng)機(jī)的基本數(shù)學(xué)模型和準(zhǔn)線性數(shù)學(xué)模型，然后基于此重點(diǎn)分析了與電動(dòng)機(jī)運(yùn)行特性密切相關(guān)的相電流波形與轉(zhuǎn)子角位移的函數(shù)關(guān)系，最后根據(jù)課題所關(guān)心的控制系統(tǒng)設(shè)計(jì)，在理論分析的基礎(chǔ)上提出了SR電動(dòng)機(jī)控制方案并進(jìn)行了原理性分析，對(duì)SR電動(dòng)機(jī)各個(gè)運(yùn)行階段的特點(diǎn)進(jìn)行分析并初步提出控制方案。 第三部分對(duì)SR電動(dòng)機(jī)調(diào)速系統(tǒng)的硬件設(shè)計(jì)進(jìn)行了詳細(xì)說(shuō)明，主要包括以LPC2101為核心的控制系統(tǒng)的研究與設(shè)計(jì)，根據(jù)SR電機(jī)的控制特點(diǎn)，盡可能地開(kāi)發(fā)了LPC2101的硬件資源和軟件資源，使控制系統(tǒng)具有很高的控制精度和靈活性，然后對(duì)功率變換器進(jìn)行了設(shè)計(jì)和制作，分析了各種主電路形式的優(yōu)缺點(diǎn)，采用了新型IGBT功率管作為主開(kāi)關(guān)元器件，使功率變換器結(jié)構(gòu)得到簡(jiǎn)化，設(shè)計(jì)了IGBT的功率驅(qū)動(dòng)電路，并專(zhuān)門(mén)設(shè)計(jì)了電壓鉗位電路和諸如過(guò)壓、過(guò)流保護(hù)等保護(hù)單元，保證了整個(gè)系統(tǒng)安全可靠地運(yùn)行，然后分析了SR電動(dòng)機(jī)控制系統(tǒng)位置傳感器檢測(cè)電路設(shè)計(jì)、電流及電壓斬波電路設(shè)計(jì)、電流檢測(cè)及保護(hù)電路設(shè)計(jì)等。 第四部分主要介紹了系統(tǒng)的總體控制思想，分析了各個(gè)運(yùn)行階段的控制策略，對(duì)控制策略的軟件實(shí)現(xiàn)進(jìn)行了設(shè)計(jì)，并給出了軟件實(shí)現(xiàn)的具體流程圖，直觀地體現(xiàn)了軟件編程思想。最后，對(duì)系統(tǒng)進(jìn)行了實(shí)驗(yàn)研究及分析。目前，該控制系統(tǒng)已調(diào)試完畢，基本實(shí)現(xiàn)預(yù)期功能。 本文對(duì)以ARM為控制核心的開(kāi)關(guān)磁阻電動(dòng)機(jī)控制系統(tǒng)進(jìn)行了研究，得出了基于有位置傳感器檢測(cè)的控制方案。針對(duì)SR電機(jī)的控制特點(diǎn)，充分利用了ARM的硬件資源，采用PID數(shù)字調(diào)節(jié)，發(fā)出相通斷信號(hào)和PWM信號(hào)，并和電流、電壓等保護(hù)信號(hào)相結(jié)合，實(shí)現(xiàn)對(duì)主功率元件的通斷控制。并且設(shè)計(jì)了相應(yīng)的外圍硬件檢測(cè)、保護(hù)、控制及人機(jī)接口電路，使控制系統(tǒng)結(jié)構(gòu)緊湊，可靠性高；系統(tǒng)的控制軟件設(shè)計(jì)，采用模塊化的程序設(shè)計(jì)方法，增強(qiáng)了系統(tǒng)的可讀性及可維護(hù)性，實(shí)現(xiàn)了一種電壓斬波和電流斬波控制相結(jié)合的控制方式;結(jié)合系統(tǒng)的硬件設(shè)計(jì)，開(kāi)發(fā)了相應(yīng)的軟件模塊，使系統(tǒng)具有完善的保護(hù)和控制性能。 本系統(tǒng)經(jīng)過(guò)試驗(yàn)，調(diào)速范圍可達(dá)100～2000轉(zhuǎn)/分，效率較高，性能優(yōu)良，驗(yàn)證了控制思想和控制方法的正確性。
標(biāo)簽： ARM 開(kāi)關(guān)磁阻 電機(jī)驅(qū)動(dòng) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：獨(dú)孤求源
本文對(duì)基于ARM的可編程控制器進(jìn)行了研究。本文研制的可編程控制器配置簡(jiǎn)單，擴(kuò)展方便，抗干擾能力強(qiáng)，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開(kāi)關(guān)量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開(kāi)關(guān)量；能夠采集6路溫度信號(hào)：可以應(yīng)用于開(kāi)關(guān)量的邏輯控制；能實(shí)現(xiàn)簡(jiǎn)單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業(yè)控制的要求。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：LSPSL
在直流電氣傳動(dòng)系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計(jì)采用現(xiàn)場(chǎng)可編程門(mén)陣列控制實(shí)現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對(duì)稱(chēng)度好等許多優(yōu)點(diǎn),具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標(biāo),并對(duì)常見(jiàn)的觸發(fā)器進(jìn)行了分類(lèi).通過(guò)分析不同類(lèi)型觸發(fā)器的優(yōu)缺點(diǎn),最終確定采用三相同步的絕對(duì)觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實(shí)現(xiàn)高性能控制,簡(jiǎn)化了系統(tǒng)設(shè)計(jì).其次,對(duì)開(kāi)發(fā)硬件和軟件以及編程語(yǔ)言進(jìn)行了介紹.另外,詳細(xì)闡述了采用現(xiàn)場(chǎng)可編程門(mén)陣列EPFl0K10器件實(shí)現(xiàn)具有相序自適應(yīng)、缺相保護(hù)等功能的晶閘管觸發(fā)器的軟硬件設(shè)計(jì).最后,使用自主開(kāi)發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實(shí)驗(yàn)結(jié)果和波形分析.試驗(yàn)結(jié)果表明,該論文設(shè)計(jì)的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達(dá)到了預(yù)期的目的.
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：baitouyu
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶(hù)可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開(kāi)發(fā)環(huán)境下采用VHDL語(yǔ)言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過(guò)波形仿真、下載芯片的測(cè)試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶(hù)：asddsd
遙測(cè)系統(tǒng)由發(fā)射機(jī)、發(fā)射天線、接收天線、接收機(jī)組成.就遙測(cè)發(fā)射系統(tǒng)而言,傳統(tǒng)的模擬調(diào)制已經(jīng)很成熟,模擬發(fā)射機(jī)是利用調(diào)制信號(hào)的變化來(lái)控制變?nèi)荻O管的結(jié)電容容值的變化,從而改變壓控振蕩器的震蕩頻率來(lái)實(shí)現(xiàn)調(diào)頻;模擬調(diào)制碼速率、調(diào)制頻偏都受變?nèi)荻O管特性的限制,模擬調(diào)制功能單一、調(diào)制方式不可重組、單個(gè)系統(tǒng)調(diào)制頻率不可改變,無(wú)法滿足頻率多變的需求;隨著高速器件和軟件無(wú)線電技術(shù)的發(fā)展,數(shù)字調(diào)制發(fā)射機(jī)具有調(diào)制中心頻率可調(diào)、頻偏可編程、調(diào)制方式可重組、調(diào)制碼速率高、可實(shí)現(xiàn)較高的頻響、可以與編碼器合并擴(kuò)展功能很強(qiáng)等優(yōu)點(diǎn),成為今后發(fā)射機(jī)的發(fā)展主流.本論文討論了如何利用現(xiàn)場(chǎng)可編程器件FPGA結(jié)合Max+plusⅡ及VHDL語(yǔ)言,在遙測(cè)系統(tǒng)中實(shí)現(xiàn)了DDS+PLL+SSB模式的數(shù)字調(diào)制發(fā)射機(jī).數(shù)字發(fā)射機(jī)設(shè)計(jì)主要包括方案選擇、系統(tǒng)設(shè)計(jì)、硬件電路實(shí)現(xiàn)及VHDL設(shè)計(jì)四個(gè)部分.論文中首先分析了目前遙測(cè)系統(tǒng)中使用的模擬調(diào)制發(fā)射機(jī)的不足及數(shù)字調(diào)制發(fā)射機(jī)的優(yōu)點(diǎn),確定了發(fā)射機(jī)的設(shè)計(jì)方案;第二章介紹了電子設(shè)計(jì)自動(dòng)化工具及數(shù)字電路設(shè)計(jì)方法;第三章詳細(xì)討論了組成發(fā)射機(jī)的各個(gè)部分的原理設(shè)計(jì);第四章著重討論了各個(gè)部分的硬件電路實(shí)現(xiàn)、VHDL實(shí)現(xiàn)部分及設(shè)計(jì)的測(cè)試結(jié)果;最后總結(jié)了設(shè)計(jì)中需要進(jìn)一步研究的問(wèn)題.
標(biāo)簽： FPGA 數(shù)字調(diào)頻 發(fā)射機(jī) 技術(shù)研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：程嬰sky
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國(guó)防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過(guò)分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來(lái)完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來(lái)阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問(wèn)題。 論文通過(guò)對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶(hù)可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專(zhuān)用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來(lái)實(shí)現(xiàn)。系統(tǒng)可以通過(guò)鍵盤(pán)預(yù)置門(mén)控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：dapangxie
DFT(離散傅立葉變換)作為將信號(hào)從時(shí)域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號(hào)處理中起著核心作用
標(biāo)簽： FPGA FFT 擴(kuò)展 處理器
上傳時(shí)間： 2013-08-04
上傳用戶(hù)：wangdean1101
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門(mén)陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類(lèi)的專(zhuān)用類(lèi)可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類(lèi)ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類(lèi)ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹(shù)的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過(guò)對(duì)T的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開(kāi)發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專(zhuān)用類(lèi)基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：myworkpost
現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)具有開(kāi)發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場(chǎng)可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開(kāi)發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問(wèn)題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國(guó)外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國(guó)內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國(guó)外相比還存在較大的差距.本文提出了一種FPGA通用接口開(kāi)發(fā)平臺(tái)的設(shè)計(jì)思路,研制了一種FPGA快速實(shí)驗(yàn)開(kāi)發(fā)裝置,對(duì)研制過(guò)程中遇到的軟、硬件問(wèn)題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線,基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線接口中.最后通過(guò)一個(gè)通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開(kāi)發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號(hào)燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計(jì)中的應(yīng)用.
標(biāo)簽： FPGA 現(xiàn)場(chǎng)可編程 應(yīng)用研究 邏輯門(mén)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：龍飛艇
本課題源于空中機(jī)器人大賽參賽項(xiàng)目。針對(duì)比賽要求，提出了一種基于ARM的低成本、高性能的嵌入式微小無(wú)人機(jī)飛行控制系統(tǒng)的整體方案，并由此展開(kāi)了一系列的研究工作。 本文的重點(diǎn)是飛行控制系統(tǒng)的姿態(tài)確定系統(tǒng)設(shè)計(jì)和飛行控制系統(tǒng)的硬件設(shè)計(jì)及實(shí)現(xiàn)。 本文首先回顧了國(guó)內(nèi)外微小無(wú)人機(jī)發(fā)展歷程，介紹了其研究現(xiàn)狀，并指出了微小無(wú)人機(jī)的發(fā)展趨勢(shì)。根據(jù)需求設(shè)計(jì)了低價(jià)位、高性能的嵌入式微小無(wú)人機(jī)飛行控制系統(tǒng)的整體方案。 設(shè)計(jì)了低成本、低功耗的微小無(wú)人機(jī)的姿態(tài)確定系統(tǒng)方案，利用姿態(tài)四元數(shù)、龍格庫(kù)塔法、高斯牛頓法和擴(kuò)展卡爾曼濾波器估計(jì)出系統(tǒng)的姿態(tài)矩陣；對(duì)姿態(tài)確定方案進(jìn)行了仿真。 設(shè)計(jì)了基于ARM的飛行控制系統(tǒng)的硬件部分，包括電源及復(fù)位電路，UART、SPI、JTAG等接口電路，PWM信號(hào)發(fā)生電路，A/D采樣電路及前置電路，光電耦合電路等；完成了整個(gè)飛控系統(tǒng)PCB板制作以及對(duì)所設(shè)計(jì)電路的調(diào)試工作，使得系統(tǒng)運(yùn)轉(zhuǎn)正常。 最后針對(duì)本文設(shè)計(jì)的硬件平臺(tái)進(jìn)行了啟動(dòng)代碼等系統(tǒng)底層軟件的編寫(xiě)和調(diào)試，建立了系統(tǒng)的啟動(dòng)環(huán)境。
上傳時(shí)間： 2013-06-03
上傳用戶(hù)：kgylah
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
