可編程邏輯器件使用參考資料。 解答可編程器件使用中的常見問題。 供參考。
上傳時間： 2013-05-19
上傳用戶：thh29
目前，能源危機與環境污染已經備受關注，被各個國家提上紀事日程。在眾多的新能源中，風能以它可再生、清潔、無污染等特點受到人們的青睞。在風力發電技術上也從獨立型逐漸向并網型轉變，因此并網技術已成為主流。由于變速恒頻具有發電量大，對風電場風速的變化適應性好具有較高的葉尖速比等優點，所以變速恒頻必然會取代恒速恒頻。實現變速恒頻的風力發電機組有很多種，其中永磁同步直驅式風力發電機由于不需要齒輪箱，因而改善風能轉換效率，減小維護，降低了噪音，提高可靠性，本文以永磁同步直驅式發電系統為研究對象。 本文針對永磁同步直驅式發電雙PWM變換器系統，首先在對變速恒頻理論研究的基礎上，對風力機的數學模型進行了分析，完成了對風力機的最大風力跟蹤模擬仿真。由于發電機發出的電隨著風速的不斷變化，因此就靠控制變換器來實現恒壓恒頻的電壓并送入電網。其次在對永磁同步發電機和變換器的數學模型研究的基礎上提出了對整流側和電網側變換器分開控制，控制整流器來控制發電機的轉速，控制逆變器來實現穩壓和恒頻的向電網輸送電壓。并對逆變器側的直流電容和電感選值給出了范圍，在這些理論基礎上對逆變器進行了MATLAB/SIMULINK仿真，給出了仿真結果。在前面理論分析的基礎上，針對逆變器部分做了硬件和軟件的設計。選用智能功率模塊(IPM)作為逆變器，采用霍爾電壓、電流傳感器實現了對電壓電流的采樣，控制器選用TMS320F2407A，并制作了對采樣信號處理電路板、PWM信號處理電路板和傳感器電路板，編寫了程序。
上傳時間： 2013-06-17
上傳用戶：youlongjian0
現代社會，以計算機技術為核心的信息技術迅速發展，信息容量呈爆炸式的增長，人們獲得的信息的途徑也越來越多，這其中人類獲得的視覺信息很大部分是從各種各樣的電子顯示器件上獲得的，隨著微電子技術和材料工業的進步，圖像顯示技術飛速發展，出現了多種新型顯示器，其中一些在顯示品質上已經接近或者超過了傳統的陰極射線管顯示器(CRT)，同時這些顯示器件滿足設備了小型化和低功耗的要求。 經過二十多年的研究、競爭和發展，平板顯示器件尤其是液晶顯示器件(LCD)已經脫穎而出大規模的進入市場，成為新世紀顯示器件的主流。其中TFT-LCD是目前唯一在亮度、對比度、功耗、壽命、體積和重量等綜合性能上全面趕上和超過CRT的平板顯示顯示器件。它的性能優良、大規模生產特性好，自動化程度高，原材料成本低廉，發展空間廣闊，迅速成為新世紀的主流產品，是21世紀全球經濟增長的一個亮點。 本論文在深入理解了LCD顯示機理，尤其是TFT-LCD的顯示驅動原理的基礎上，利用緯視晶公司提供的TFT液晶模塊，以嵌入式目前比較常用的FPGA系列芯片中的EP1C6Q240C6為核心設計制作出了由單片機(MCU)+可編程邏輯器件(FPGA-FieldProgrammableGateArray)+SRAM的液晶顯示控制系統。文章闡述了該控制系統從硬件選型，到系統模塊硬件電路設計以及系統軟件設計的整個過程。該控制系統的功能模塊主要包括：電源模塊、可編程邏輯器件模塊、微處理器模塊、靜態RAM模塊以及觸摸屏控制模塊。其中微控制器模塊采用C語言編程，實現對液晶屏得數據傳以及其它控制功能，可編程邏輯器件(FPGA)模塊采用VHDL語言編程，實現對屏的時序控制，最終實現對液晶屏圖像顯示的控制。最后通過對使用該控制板點亮的液晶屏進行光學測試驗證了這種設計方案的可靠型和穩定性。 本設計具有較大的實用價值，可為以后液晶屏控制系統的研制提供參考。
上傳時間： 2013-07-22
上傳用戶：s藍莓汁
在能源枯竭及環境污染問題日益嚴重的今天，光伏發電是未來可再生能源應用的一種重要方法。本文以光伏逆變技術為研究對象，對光伏系統最大功率點跟蹤方法、光伏智能充電控制策略、光伏并網系統拓撲結構與控制方法、光伏并網與有源濾波統一控制方法等問題進行了深入研究。 在擾動觀測法的基礎上，提出了一種直接電流控制最大功率點跟蹤方法，通過檢測變換器輸出電流進行最大功率點跟蹤控制，簡化控制算法，同時省去了擾動觀測法中的電壓和電流傳感器，降低系統成本。 研究了一種實用的光伏系統蓄電池充電控制策略，將最大功率點跟蹤與智能充電控制有機結合在一起，充分利用光伏電池的輸出功率，縮短充電時間，提高充電效率；研究了一種全數字式逆變器，通過電壓有效值外環和瞬時值內環的雙閉環控制，既能保證系統輸出電壓的穩態精度，又能保證瞬變負載條件下的動態特性。研制了一套3kW光伏獨立發電系統并進行了實驗驗證。 針對住宅型光伏并網逆變器體積小、性能價格比高的要求，研究了一種基于導抗變換器的并網逆變器拓撲結構，相比于傳統電流型逆變器，本拓撲省去了笨重的電抗器，同時利用高頻變壓器進行能量傳遞和電氣隔離，進一步降低了系統損耗和體積，降低系統成本。 經研究發現，由于導抗變換器的固有特性，采用傳統的SPWM調制方法將導致并網逆變器輸出平頂飽和的非正弦電流，造成對電網的諧波污染，提出了一種新型改進調制模式。該方法可以實現高功率因數、低諧波并網發電。根據上述理論分析，研制了一臺3kW單相光伏并網逆變器，實驗結果驗證了理論分析的正確性。 研究了一種三相電流型并網逆變器拓撲結構及其控制方法，采用改進調制模式對其進行控制，在諧波抑制方面取得了滿意的效果。提出的三相并網逆變方案，相比于傳統三相并網逆變器，具有如下顯著優點：系統中任意一相都是一個獨立的子系統，不受其它相影響，即使在某一相或某兩相損壞的情況下，剩余相也能正常運行，增加了系統的冗余性；在三相電網不平衡情況下，本方法也能提供穩定的三相電流，增加系統抗電網波動能力。初看起來本方案使用的導抗變換器和變壓器有3套，但是每相承受的功率容量只有系統總功率的三分之一，這樣可以選用較小容量的器件，有利于高頻電感和變壓器的制作和生產。提出了一種基于導抗變換器的三相電流型逆變器實現方案，利用導抗變換器將輸入直流電壓變換為高頻正弦電流，經高頻變壓器隔離及電流等級變換后進行裂相調制，輸出為三相正弦電流。該方法不僅省去了傳統電流型逆變器直流側電抗器，而且采用高頻變換進行功率傳輸，減小了隔離變壓器及輸出濾波器的體積，有利于裝置的小型化和降低成本。 針對光伏電池輸出電壓較低的問題，研究了一種單級式三相升壓型并網逆變器，通過一級變換同時實現升壓和DC/AC變換功能，并且提出了一種基于DSP芯片的控制策略，本方法僅用一個電壓傳感器就能替代原先的三個電壓傳感器：每個載波周期短路相只進行一次開關動作，同時任何時刻只有2個開關管導通，可有效降低系統的開關損耗和導通損耗；由于采用DSP控制，具有控制靈活、穩定性高、成本低、并網電能質量好，便于功率調節等優點。 提出了一種光伏并網與有源濾波兼用的統一控制策略，在同一套裝置上既實現光伏并網發電，又實現諧波補償，克服目前的光伏發電裝置白天發電、夜間停機的不足，提高系統利用率。詳細分析了無功電流和諧波電流的檢測方法、光伏并網發電有功指令電流的生成方法及電流環控制器和電壓環控制器的設計方法，并對光伏并網發電與有源濾波統一控制模式和單一有源濾波模式進行了討論，仿真和實驗結果驗證了所提出的系統結構及控制策略的正確性和可行性。
上傳時間： 2013-04-24
上傳用戶：dancnc
關于半橋或全橋自舉式浮動柵極驅動的四個中文文檔，為飛兆和IR公司技術文檔，介紹了自舉電路元件的選取及實際問題解決。可從其官網中下載。這里集合上傳~
標簽： 驅動
上傳時間： 2013-07-30
上傳用戶：碉堡1234
書名:數字邏輯電路的ASIC設計/實用電子電路設計叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學出版社 原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字數：348000 頁數：293 印次： 版次：1 紙張：膠版紙 開本： 商品標識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內容提要 -------------------------------------------------------------------------------- 本書是“實用電子電路設計叢書”之一。本書以實現高速高可靠性的數字系統設計為目標，以完全同步式電路為基礎，從技術實現的角度介紹ASIC邏輯電路設計技術。內容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計數器、定序器設計及應用等，并介紹了實現最佳設計的各種工程設計方法。 本書可供信息工程、電子工程、微電子技術、計算技術、控制工程等領域的高等院校師生及工程技術人員、研制開發人員學習參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設計=更高可靠性設計方法的實現 1.1 面向高性能系統的設計 1.2 同步電路的不足 1.3 同步電路設計 1.4 ASIC機能設計方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復合邏輯門電路的調整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設計 4.1 選擇器、解碼器、編碼器 4.2 比較和運算電路的設計 第5章 計數器電路的設計 5.1 計數器設計的基礎 5.2 各種各樣的計數器設計 5.3 LFSR(M系列發生器)的設計 第6章 江遜計數器 6.1 設計高可靠性的江遜計數器 6.2 沖刷順序的組成 第7章 定序器設計 7.1 定序器電路設計的基礎知識 7.2 把江遜計數器制作成狀態機 7.3 一比特熱位狀態機與江遜狀態機 7.4 跳躍動作的設計 第8章 定序器的高可靠化技術 8.1 高可靠性定序器概述 8.2 關注高可靠性江遜狀態機 第9章 定序器的應用設計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設計 9.3 信號機的設計 9.4 數碼存錢箱的設計 9.5 數字鎖相環的設計 第10章 實現最佳設計的方法 10.1 如何杜絕運行錯誤的產生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設定 參考文獻
上傳時間： 2013-06-15
上傳用戶：龍飛艇
隨著計算機網絡與嵌入式控制技術的迅速發展，作為傳統運輸行業的鐵路系統對此也有了新的要求，列車通信網絡應運而生。經過多年的發展，國際電工委員會(IEC)為了規范列車通信網絡，于1999年通過了IEC61375-1標準。該標準將列車通信網絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質，為掛在其上的設備傳輸和交換數據。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現MVB數據鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發具有自主知識產權的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據MVBC的技術特點，本文提出了使用FPGA來實現其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態、過程數據、消息數據通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發流程中，使用Xilinx的ISE集成開發環境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現MVBC這一方案具有可操作性。 關鍵詞：列車通信網；多功能車輛總線；多功能車輛總線控制器；現場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
可重構計算技術兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動態部分可重構技術是可重構計算技術的最新進展之一。該技術的要點就是在系統正常工作的情況下，修改部分模塊的功能，而系統其它模塊能夠照常運行，這樣既節約硬件資源，又增強了系統靈活性。 可重構SoC既可以在處理器上進行編程又可以改變FPGA內部的硬件結構，這使得SoC系統既具有處理器善于控制和運算的特點，又具FPGA靈活的重構特點；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺很適合于容錯算法的實現。 本文基于863計劃項目；動態重構計算機的可信實現關鍵技術，重點研究應用于惡劣環境中FPGA自我容錯的體系結構，提出了一套完整的SoC系統的容錯設計方案，并研究其實現技術，設計實現了實現該技術的硬件平臺和軟件算法，并驗證成功。 論文取得了如下的創新性研究成果： 1、設計了實現動態重構技術的硬件平臺，包括高性能的FPGA(內含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態重構技術的設計規范和設計流程，實現動態重構技術。 3、提出了一種基于動態重構實現容錯的方法，不需要外部處理器干預，由嵌入式處理器負責管理整個過程。 4、設計并實現了嵌入式處理器運行時需要的軟件，主要有兩個功能，首先是從CF卡中讀入重構所需的配置文件，并將配置文件寫進FPGA內部的配置存儲器中，改變FPGA內部的功能。其次，是實現容錯技術的算法。
上傳時間： 2013-04-24
上傳用戶：edrtbme
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
