單片機(jī)與DSP之間通信問(wèn)題一直是大家關(guān)注得焦點(diǎn)，目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系 統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問(wèn)題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問(wèn)題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開(kāi)發(fā) 的直流無(wú)刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。
上傳時(shí)間： 2013-07-18
上傳用戶：abc123456.
隨著經(jīng)濟(jì)的發(fā)展，生活水平的逐步提高，購(gòu)置房屋和車輛的人越來(lái)越多，但安全問(wèn)題也給人們帶來(lái)巨大的經(jīng)濟(jì)損失。與此同時(shí)，相應(yīng)的安全防盜系統(tǒng)也應(yīng)運(yùn)而生。目前市場(chǎng)上，低端的方案是利用單片機(jī)和通訊單元相結(jié)合構(gòu)成系統(tǒng)。這種系統(tǒng)雖然價(jià)格便宜，實(shí)現(xiàn)起來(lái)也相對(duì)簡(jiǎn)單，但是功能不夠完善，不能實(shí)現(xiàn)正真的影、音、像圖文全方位監(jiān)控。而高端的方案則使用專用集成電路，雖然功能強(qiáng)大，但是價(jià)格昂貴，并且對(duì)于新的接口標(biāo)準(zhǔn)存在兼容性問(wèn)題，而且也不易升級(jí)。 基于FPGA的安全監(jiān)控系統(tǒng)，是FPGA和通訊單元相結(jié)合的產(chǎn)物。其核心FPGA可多次配置，靈活性強(qiáng)，在性能和價(jià)格中找到一個(gè)很好的平衡。其易于維護(hù)和升級(jí)，以滿足市場(chǎng)上不斷推陳出的新的接口標(biāo)準(zhǔn)。 整個(gè)系統(tǒng)將是對(duì)視頻圖像處理、圖像加密技術(shù)、傳感器、PIC總線通訊等諸多技術(shù)的整合。而本文將側(cè)重于論述該系統(tǒng)中視頻圖像處理、控制接口和視頻傳送部分的內(nèi)容。全文分為五個(gè)章節(jié)，第一章簡(jiǎn)要介紹了視頻信號(hào)處理的原理和結(jié)構(gòu)，對(duì)一些專業(yè)術(shù)語(yǔ)進(jìn)行介紹，并展示了通用的視頻處理過(guò)程。第二章針對(duì)監(jiān)控系統(tǒng)的案例，對(duì)視頻信號(hào)處理模塊的解決方案進(jìn)行論述，將實(shí)際的視頻信號(hào)處理劃分為轉(zhuǎn)換、計(jì)算和傳送三個(gè)子模塊，并且分別進(jìn)行功能介紹。第三章著重介紹視頻轉(zhuǎn)換和視頻計(jì)算兩大模塊，對(duì)相應(yīng)的接口配置和模塊主要代碼實(shí)現(xiàn)作了深入分析。第四章將論述視頻處理中的重要課題：數(shù)字圖像的壓縮技術(shù)，并對(duì)相應(yīng)的重要模塊和關(guān)鍵步驟作實(shí)際建模分析。第五章將探討視頻傳送的相關(guān)技術(shù)，介紹傳統(tǒng)的Camera-Link標(biāo)準(zhǔn)和最新的千兆以太網(wǎng)傳送標(biāo)準(zhǔn)，對(duì)可行性應(yīng)用進(jìn)行了比較。
標(biāo)簽： FPGA 安全監(jiān)控
上傳時(shí)間： 2013-07-17
上傳用戶：xymbian
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開(kāi)關(guān)的計(jì)算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場(chǎng)可編程門(mén)陣列器件(Field Programmable Gate Arrays)是近年來(lái)嶄露頭角的一類新型集成電路，它具有簡(jiǎn)潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢(shì)，又具有全集成化、適用性強(qiáng)，便于開(kāi)發(fā)和維護(hù)(升級(jí))等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來(lái)越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制（SPWM）波形；調(diào)制頻率范圍為0～4KHZ，分7級(jí)控制；16位的速度控制分辨率；載波頻率分8級(jí)控制，最高可達(dá)24KHZ；系統(tǒng)接口兼容Intel系列和Motorola系列單片機(jī)；該系統(tǒng)控制簡(jiǎn)單、精確，易修改，可現(xiàn)場(chǎng)編程；同時(shí)具有脈沖延時(shí)小、最小脈沖刪除、過(guò)壓和過(guò)流保護(hù)功能等特點(diǎn)，可應(yīng)用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對(duì)方案的實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述，主要包括系統(tǒng)設(shè)計(jì)的理論分析，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)及在FPGA硬件上的實(shí)現(xiàn)，最終驗(yàn)證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設(shè)計(jì)是本系統(tǒng)的特點(diǎn)，系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設(shè)計(jì)時(shí)，充分結(jié)合FPGA器件的結(jié)構(gòu)特點(diǎn)，利用一種改進(jìn)結(jié)構(gòu)的數(shù)字控制振蕩器（NCO）來(lái)產(chǎn)生正弦波樣本，在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問(wèn)題；把分時(shí)復(fù)用數(shù)字通信原理結(jié)合到系統(tǒng)的設(shè)計(jì)中，設(shè)計(jì)出分時(shí)運(yùn)算電路，使得系統(tǒng)在同步時(shí)鐘下，生成三相正弦調(diào)制波而不影響系統(tǒng)的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
標(biāo)簽： FPGA 變頻調(diào)速控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-05
上傳用戶：duoshen1989
高速公路隧道屬于特殊路段，隧道洞內(nèi)外環(huán)境差別非常大，需要在隧道內(nèi)設(shè)置電光照明，以消除司機(jī)的“暗適應(yīng)"與“明適應(yīng)’’視覺(jué)問(wèn)題，保證隧道行車安全。而當(dāng)前的大部分高速公路隧道照明控制系統(tǒng)簡(jiǎn)單，照明光源舒適度不高，未根據(jù)洞外環(huán)境亮度，綜合車速車流量及洞內(nèi)煙霧濃度等因素，實(shí)時(shí)調(diào)節(jié)隧道洞內(nèi)照明亮度，存在盲目加大隧道照明的亮度的問(wèn)題，給行車安全帶來(lái)隱患，造成能源浪費(fèi)，不符合設(shè)計(jì)規(guī)范和國(guó)家節(jié)能的政策要求。 本文介紹了當(dāng)前隧道照明的發(fā)展及照明燈具智能控制的研究狀況，針對(duì)當(dāng)前隧道照明的控制系統(tǒng)存在的問(wèn)題，給出了基于ZigBee的隧道照明無(wú)線控制系統(tǒng)的 架構(gòu)；分析比較了當(dāng)前各種隧道照明光源的特點(diǎn)，針對(duì)當(dāng)前普遍采用的高壓鈉燈照明和新興的LED燈照明做了詳細(xì)的經(jīng)濟(jì)效益對(duì)比，根據(jù)系統(tǒng)使用壽命周期內(nèi)的性價(jià)比，選擇大功率LED作為隧道照明燈具；在分析ZigBee協(xié)議及組網(wǎng)流程的基礎(chǔ)上，設(shè)計(jì)了基于ZigBee技術(shù)的簇樹(shù)型隧道照明無(wú)線測(cè)控網(wǎng)絡(luò)，系統(tǒng)采用CC2430無(wú)線模塊作為網(wǎng)絡(luò)節(jié)點(diǎn)的硬件解決方案，對(duì)網(wǎng)絡(luò)中的協(xié)調(diào)器、路由器及終端節(jié)點(diǎn)的組網(wǎng)及其數(shù)據(jù)處理流程進(jìn)行了詳細(xì)設(shè)計(jì)；設(shè)計(jì)了利用ZigBee技術(shù)作為控制命令和數(shù)據(jù)傳輸?shù)目烧{(diào)光LED燈具，滿足所提出的控制系統(tǒng)對(duì)燈具的要求：針對(duì)隧道照明控制參數(shù)及燈具光效難以建立精確數(shù)學(xué)模型的特點(diǎn)，系統(tǒng)采用基于專家經(jīng)驗(yàn)的隧道照明的模糊控制算法，設(shè)計(jì)了隧道照明控制程序，并嵌入到利用WinCC設(shè)計(jì)的隧道照明的控制系統(tǒng)中。論文最后對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行了測(cè)試，驗(yàn)證了系統(tǒng)的可行性。
標(biāo)簽： ZigBee 隧道照明 無(wú)線控制
上傳時(shí)間： 2013-04-24
上傳用戶：gundamwzc
隨著ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，功能驗(yàn)證已成為整個(gè)開(kāi)發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開(kāi)發(fā)周期，可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，單芯片已無(wú)法容納整個(gè)設(shè)計(jì)，所以常常需要對(duì)設(shè)計(jì)進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對(duì)邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對(duì)稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對(duì)稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實(shí)現(xiàn)對(duì)I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對(duì)邏輯分割算法進(jìn)行了較深入的研究。針對(duì)現(xiàn)有的兩類分割算法存在的不足，提出并實(shí)現(xiàn)了基于設(shè)計(jì)模塊的邏輯分割算法，該算法有三個(gè)重要特征：1)基于設(shè)計(jì)代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過(guò)程，避免了設(shè)計(jì)分割過(guò)程的盲目性，簡(jiǎn)化了邏輯分割過(guò)程。 本文還對(duì)并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對(duì)其進(jìn)行了模擬和性能分析；驗(yàn)證了采用并行方案對(duì)ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗(yàn)證方法對(duì)某一大規(guī)模ASIC設(shè)計(jì)進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計(jì)的分割和驗(yàn)證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個(gè)驗(yàn)證過(guò)程提供更好的支持，滿足現(xiàn)在和將來(lái)大規(guī)模ASIC邏輯驗(yàn)證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-06-12
上傳用戶：極客
Reed-Solomon碼(簡(jiǎn)稱RS碼)是一種具有很強(qiáng)糾正突發(fā)和隨機(jī)錯(cuò)誤能力的信道編碼方式，在深空通信、移動(dòng)通信、磁盤(pán)陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡(jiǎn)要介紹了有限域基本運(yùn)算的算法和常用的RS編碼算法，分析了改進(jìn)后的Euclid算法和改進(jìn)后的BM算法，針對(duì)改進(jìn)后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實(shí)現(xiàn)方案并改進(jìn)了該算法的實(shí)現(xiàn)結(jié)構(gòu)，在譯碼器復(fù)雜度和譯碼延時(shí)上作了折衷，降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計(jì)實(shí)現(xiàn)了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時(shí)間： 2013-06-11
上傳用戶：奇奇奔奔
本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來(lái)控制IDE硬盤(pán)進(jìn)行高速數(shù)據(jù)記錄，能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤(pán)ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8)，將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證，驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤(pán)之間采用ATA接口的UltraDMA模式2傳輸方式，可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說(shuō)明，對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述，對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼，還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用，給出了本文所做時(shí)序約束的方法。 本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí)，還對(duì)下一步工作提出了有益的建議。
標(biāo)簽： FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶：hanli8870
在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào)，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對(duì)象。首先對(duì)模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析，在對(duì)點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上，對(duì)點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證，從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型；針對(duì)傳統(tǒng)的“波形存儲(chǔ)直讀法”方案，即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ)，再通過(guò)計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過(guò)程，分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。 針對(duì)具體的設(shè)計(jì)要求，圍繞速度和容量問(wèn)題，本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究，指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心；針對(duì)這一核心問(wèn)題，充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問(wèn)題統(tǒng)一為數(shù)據(jù)的高速生成問(wèn)題；給出了系統(tǒng)總體設(shè)計(jì)思想，該方案不需要大容量存儲(chǔ)器單元，大大減少模擬器復(fù)雜度；對(duì)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求；同時(shí)，對(duì)該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計(jì)思路。 分析指出了點(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過(guò)并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成；最后對(duì)復(fù)雜場(chǎng)景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想，為國(guó)內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索，對(duì)于國(guó)內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。
標(biāo)簽： FPGA 高分辨率 合成孔徑 雷達(dá)視頻
上傳時(shí)間： 2013-04-24
上傳用戶：阿四AIR
在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào)，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對(duì)象。首先對(duì)模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析，在對(duì)點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上，對(duì)點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證，從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型；針對(duì)傳統(tǒng)的“波形存儲(chǔ)直讀法”方案，即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ)，再通過(guò)計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過(guò)程，分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。 針對(duì)具體的設(shè)計(jì)要求，圍繞速度和容量問(wèn)題，本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究，指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心；針對(duì)這一核心問(wèn)題，充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問(wèn)題統(tǒng)一為數(shù)據(jù)的高速生成問(wèn)題；給出了系統(tǒng)總體設(shè)計(jì)思想，該方案不需要大容量存儲(chǔ)器單元，大大減少模擬器復(fù)雜度；對(duì)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求；同時(shí)，對(duì)該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計(jì)思路。 分析指出了點(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過(guò)并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成；最后對(duì)復(fù)雜場(chǎng)景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想，為國(guó)內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索，對(duì)于國(guó)內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。
標(biāo)簽： FPGA USB 性能 數(shù)據(jù)采集模塊
上傳時(shí)間： 2013-05-26
上傳用戶：alia
在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開(kāi)發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。
標(biāo)簽： FPGA DSP 實(shí)驗(yàn)室 機(jī)器人控制器
上傳時(shí)間： 2013-06-11
上傳用戶：edisonfather
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
