近年來隨著用電設備對供電電源的性能和可靠性要求越來越高，不間斷供電系統(tǒng)(UPS)得到了廣泛應用。UPS模塊化并聯(lián)可實現(xiàn)大容量供電和冗余供電，是提高UPS容量和可靠性的一條重要途徑，因而被公認為當今逆變技術發(fā)展的重要方向之一。 本文主要致力于無輸出隔離變壓器的逆變器并聯(lián)系統(tǒng)環(huán)流特性及其并聯(lián)控制實現(xiàn)的研究。首先探討了基于電壓電流雙閉環(huán)控制的逆變器控制設計方法，在確定雙閉環(huán)控制逆變器閉環(huán)傳遞函數(shù)并了解其等效輸出阻抗特性的基礎上，建立了基于等效輸出阻抗的并聯(lián)系統(tǒng)模型分析其環(huán)流特性，并提出了一種新的基于有功功率和無功功率的逆變器并聯(lián)控制方案，包括：基準電壓相位和幅值的調整，PI控制參數(shù)設計，有功和無功功率計算，逆變輸出電壓同步鎖相等。此外本文還特別討論了雙閉環(huán)控制逆變器輸出電壓直流分量產(chǎn)生原因，提出了逆變器輸出電壓直流分量檢測與高精度數(shù)字調節(jié)方法，研究了雙閉環(huán)控制逆變器并聯(lián)系統(tǒng)直流環(huán)流產(chǎn)生原因及其檢測與抑制方法。最后通過實驗和實驗波形驗證本文所介紹的逆變器并聯(lián)控制方案的可行性。
上傳時間： 2013-04-24
上傳用戶：ljthhhhhh123
工業(yè)領域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當今國內外研究的一大熱點。 隨著數(shù)字控制技術的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實現(xiàn)。數(shù)字控制的特有優(yōu)點：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實現(xiàn)先進控制等，使得所設計的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當今于開關電源產(chǎn)品設計的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進行了比較和分析，在前面的基礎上提出了：三相三開關三電平拓撲結構和雙閉環(huán)控制的策略結合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設計理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設計方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內環(huán)通過瞬時值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進行仿真，驗證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設計。對于三相變換器這種復雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實現(xiàn)。一是因為模型難以建立二是即使建立起一個模型，由于電路復雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構建了變換器的電壓模型，用于驗證設計方法和設計參數(shù)的正確性。
標簽： DSP 三相 有源功率因數(shù)校正
上傳時間： 2013-05-31
上傳用戶：wengtianzhu
本文的目的在于設計一個自適應噪音抵消系統(tǒng),使其能消除含噪語音信號中的背景噪音,達到提高語音信號質量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應數(shù)字濾波器的基本理論思想,具體闡述了自適應噪聲抵消系統(tǒng)基本原理,并對自適應噪聲抵消系統(tǒng)的指標、抵消性能進行了計算分析.自適應濾波器的算法是整個系統(tǒng)的核心,在第一部分中,對兩種最基本的自適應算法,進行了詳細的介紹和分析,并針對兩種算法的優(yōu)缺點進行了詳細的比較.這一部分中最關鍵的是對設計的噪聲抵消系統(tǒng)進行計算機仿真,驗證系統(tǒng)設計的合理性和算法的正確性.通過對自適應噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統(tǒng)設計和自適應算法的可行性.第二部分主要完成自適應噪聲抵消系統(tǒng)的硬件設計和軟件編程.在第一部分計算機仿真分析的基礎上,利用高速信號處理芯片DSP(TMS320LF2407)設計了一個噪聲干擾抵消系統(tǒng),在高速信號處理芯片(TMS320LF2407)上開發(fā)實現(xiàn)了自適應LMS算法.
標簽： DSP
上傳時間： 2013-06-28
上傳用戶：zklh8989
電壓空間矢量脈沖寬度調制技術是一種性能優(yōu)越、易于數(shù)字化實現(xiàn)的脈沖寬度調制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時需要進行坐標旋轉和反正切三角函數(shù)的運算，計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數(shù)的運算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數(shù)的運算，這些復雜計算不可避免地會產(chǎn)生大量計算誤差，對高精度實時控制產(chǎn)生不可忽視的影響，而且這些復雜運算的計算量大，對系統(tǒng)的處理速度要求高，程序設計復雜，系統(tǒng)運行時間長，占用系統(tǒng)資源多。因此，從工程實際應用的角度出發(fā)，需要對常規(guī)SVPWM算法進行優(yōu)化設計。 本文提出的優(yōu)化SVPWM算法，只需進行普通的四則運算，計算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點置于各扇區(qū)中點的方法，達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實現(xiàn)SVPWM的控制功能，在實時性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進行建模和仿真，當仿真效果達到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進行功能仿真和性能分析，驗證了本文提出的SVPWM優(yōu)化設計方案的可行性和有效性。
上傳時間： 2013-07-30
上傳用戶：15953929477
隨著世界能源危機的到來，太陽能光伏發(fā)電在能源結構中正在發(fā)揮著越來越大的作用。而太陽能光伏發(fā)電系統(tǒng)的核心部件并網(wǎng)逆變器的性能還需要進一步提高。為了迎合市場上對高品質、高性能、智能化并網(wǎng)逆變器的需求，我們將ARM+DSP架構作為并網(wǎng)逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強大功能，使并網(wǎng)逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學魯能實習基地“光伏并網(wǎng)逆變器項目”，目前已經(jīng)試制出樣機。本人主要負責并網(wǎng)逆變器控制系統(tǒng)的軟硬件設計工作。本文主要研究內容有： @@ 1．本并網(wǎng)逆變器采用了內高頻環(huán)逆變技術。文中詳細分析了這種逆變器的優(yōu)缺點，進行了充分的系統(tǒng)分析和論證。 @@ 2．采用MATLAB/Simulink軟件對并網(wǎng)逆變器的控制算法進行仿真，包括前級DC-DC變換的控制算法以及后級DC-AC逆變的控制算法。通過仿真驗證了所設計算法的可行性，對DSP程序開發(fā)提供了很好的指導意義。 @@ 3．本文將ARM+DSP架構作為逆變器的控制系統(tǒng)，并設計了相應的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據(jù)采集、硬件電流保護、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網(wǎng)總線、LCD顯示、實時時鐘、鍵盤等硬件電路。 @@ 4．本文設計和實現(xiàn)了兩種最大功率點跟蹤控制算法：功率擾動觀察法或增量電導法；孤島檢測方法采用被動式和主動式兩種檢測方式，被動式所采用的方法是將過/欠電壓和電壓相位突變檢測相結合的方式，主動式采用正反饋頻率偏移法；為了實現(xiàn)并網(wǎng)逆變器的輸出電流與電網(wǎng)電壓同頻同相，使用了軟件鎖相環(huán)控制技術。本文分別給出了以上各種算法的控制程序流程圖。 @@ 5．本文也給出了AD數(shù)據(jù)采集、eCAN總線、RS232、RS485、以太網(wǎng)、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機控制系統(tǒng)主程序流程圖和DSP控制機控制系統(tǒng)主程序流程圖。 @@ 6．最后對并網(wǎng)逆變器樣機進行實驗結果分析。結果顯示：該樣機基本上實現(xiàn)了本文提出的設計方案所應完成的各項功能，樣機的性能比較理想。 @@關鍵詞：太陽能光伏；并網(wǎng)逆變器；SPWM； DSP； ARM
上傳時間： 2013-07-09
上傳用戶：趙安qw
本文在分析了嵌入式技術及控制系統(tǒng)的發(fā)展概況后，首先對現(xiàn)場總線，主要是CAN總線的技術特點進行了全面的介紹，并重點對CAN總線網(wǎng)絡中數(shù)據(jù)傳輸?shù)膶崟r性問題及改善的方案進行了分析和研究。之后利用嵌入式技術實現(xiàn)了基于CAN總線的網(wǎng)絡測控系統(tǒng)。該系統(tǒng)的主控節(jié)點，即ARM平臺采用32位的嵌入式處理器AR2M和嵌入式實時操作系統(tǒng)μC/OS-Ⅱ來實現(xiàn)，并在該平臺上完成了系統(tǒng)多任務的建立，包括與底層CAN網(wǎng)絡的通信、液晶顯示輸出和嵌入式Web服務器等。 論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過程、嵌入式技術及其發(fā)展現(xiàn)狀，并引出了課題的背景和研究意義，給出了主要研究內容。第二章著重介紹了CAN現(xiàn)場總線技術，并對其工作原理和CAN總線系統(tǒng)的實時性進行了分析。第三章論述了CAN總線測控網(wǎng)絡的實現(xiàn)以及CAN測控網(wǎng)絡與Internet集成的必要性，并給出了本文的系統(tǒng)設計方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測控系統(tǒng)的設計與實現(xiàn)，詳細闡述了系統(tǒng)的硬件、軟件設計思路和實現(xiàn)方法。硬件方面，介紹了硬件平臺中的主處理器LPC2292和整個硬件邏輯模塊。軟件設計上實現(xiàn)了μC/OS-Ⅱ實時操作系統(tǒng)在ARM7上的移植，并完成了嵌入式系統(tǒng)下多任務的建立。第五章介紹了以QXLPC-Ⅲ過程控制系統(tǒng)為應用對象，進行的實際應用實驗，該實驗對被控過程的部分物理量進行了檢測，驗證了本方案的可行性。第六章對全文進行了總結，給出了有待進一步研究的問題，并對后續(xù)工作進行了展望。
上傳時間： 2013-06-03
上傳用戶：zttztt2005
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術起源和背景，綜述了基于軟PLC的嵌入式系統(tǒng)的關鍵技術和優(yōu)點，最后介紹了其設計和實現(xiàn)的方法。 基于軟PLC的嵌入式系統(tǒng)的研究與實現(xiàn)分為開發(fā)系統(tǒng)和運行系統(tǒng)(又稱為虛擬機系統(tǒng))。本文概述了開發(fā)系統(tǒng)，其運行于PC機的操作系統(tǒng)如Windows或者Linux等，為用戶提供一個大眾化的編程環(huán)境，它包含編輯器、編譯器、連接器、調試器和通信接口幾個部分。編輯界面友好，可以讓用戶方便的使用LD、ST和FBD三種語言編寫程序，編譯器和連接器將源程序文件編譯和連接成虛擬機系統(tǒng)可執(zhí)行的目標代碼文件；分析了開發(fā)系統(tǒng)，其中詳細描述了編譯模塊的編制過程，實現(xiàn)了將指令表語言轉換為運行系統(tǒng)能夠識別的C/C++指令的功能；詳細地研究了梯形圖轉換為指令表語言，以及由指令表語言向梯形圖語言的算法和數(shù)據(jù)結構。調試器借助于虛擬機運行系統(tǒng)提供的服務可完成對應用程序的調試糾錯；討論了uCLinux操作系統(tǒng)和編譯調試技術，以及采用ModBus/TCP工業(yè)通信協(xié)議的通信接口用于開發(fā)系統(tǒng)和運行系統(tǒng)之間的通信。 另一方面，本文分析了虛擬機運行系統(tǒng)，它運行于安裝了uCLinux的ARM7平臺上，包括運行內核模塊、系統(tǒng)管理模塊和通信接口模塊。由于uCLinux沒有MMU和本身對實時性沒有什么要求，而針對基于軟PLC的嵌入式系統(tǒng)的研究與實現(xiàn)要求，本文在對其進行了uCLinux小型化研究的同時探討了雙內核實時性方案，解決了uCLinux實時性不足的問題。運行內核模塊調度和執(zhí)行應用程序并管理時鐘。系統(tǒng)管理模塊管理系統(tǒng)狀態(tài)和內存。通信模塊用于開發(fā)系統(tǒng)及I/O設備通信。在此基礎上，對基于軟PLC的嵌入式系統(tǒng)的進行了設計與實現(xiàn)，并通過試驗將編譯的目標代碼傳遞到基于軟PLC的嵌入式運行系統(tǒng)中，實現(xiàn)了控制功能，驗證了生成目標代碼的正確性和開發(fā)系統(tǒng)的可行性，實現(xiàn)了編輯界面友好，系統(tǒng)開放，性價比較高的軟PLC嵌入式系統(tǒng)，達到了預期的目標，具有一定理論和應用價值。
標簽： PLC 軟 嵌入式系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：jiiszha
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明，通過在FPGA內配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
數(shù)字圖像通信的最廣泛的應用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質量方面帶來了一場新的革命，而與此對應的DVB（Digital Video Broadcasting）標準的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進行打包形成TS流（transport stream），進行多個傳輸流復用，最后通過不同媒介進行傳輸。在DVB標準的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個必需的、重要的環(huán)節(jié)。 信道編碼設計方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實現(xiàn)方案，主要進行了如下幾項工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點，深入研究了DVB標準中信道編碼部分的關鍵技術，并針對每個信道編碼模塊進行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點，重點對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現(xiàn)算法進行了比較詳細的分析，并闡述了每個模塊及QPSK調制的設計方案及實現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點，對編碼器進行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現(xiàn)起來更為簡單且節(jié)省了FPGA器件內部資源。 4）設計以Altera公司的QuartusⅡ為開發(fā)平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調制的硬件實現(xiàn)，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統(tǒng)設計中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結果表明該系統(tǒng)工作穩(wěn)定，達到了DVB系統(tǒng)信道編碼設計的要求。
上傳時間： 2013-06-26
上傳用戶：allen-zhao123
數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分，也是數(shù)字信號處理的關鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進行放大、差分轉換和模數(shù)轉換，利用FPGA設計內部模塊和時鐘信號來進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機。FPGA作為采集系統(tǒng)的核心部件，完成了內部數(shù)字電路設計，使系統(tǒng)具有很高的可適應性、可擴展性和可調試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點研究了A/D模數(shù)轉換、FPGA芯片設計及PCI總結接口設計，完成了系統(tǒng)的各級電路硬件設計，并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。
標簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：小楊高1
