MPEG-2是MPEG組織在1994年為了高級(jí)工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過(guò)去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來(lái)十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究?jī)?nèi)容，建立系統(tǒng)級(jí)設(shè)計(jì)方案，設(shè)計(jì)FPGA原型芯片，并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì)，采用了自頂而下的設(shè)計(jì)方法，實(shí)現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點(diǎn)，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì)：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式；在可變長(zhǎng)模塊中的變長(zhǎng)數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn)，大大減少了變長(zhǎng)數(shù)據(jù)解碼的時(shí)間；IQ、IDCT模塊采用流水的設(shè)計(jì)方法，減少數(shù)據(jù)計(jì)算的時(shí)間：運(yùn)動(dòng)補(bǔ)償模塊，針對(duì)模塊數(shù)據(jù)運(yùn)算量大和訪問(wèn)幀存儲(chǔ)器頻繁的特點(diǎn)，采用四個(gè)插值單元同時(shí)處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來(lái)加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件，通過(guò)解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來(lái)驗(yàn)證模塊的功能正確性。最后用FPGA開(kāi)發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證，取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語(yǔ)言描述，通過(guò)了現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型驗(yàn)證，并采用SIMC0.18μm工藝單元庫(kù)完成了該電路的邏輯綜合。經(jīng)過(guò)實(shí)際視頻碼流測(cè)試，本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級(jí)的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間： 2013-07-27
上傳用戶：ice_qi
隨著ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，功能驗(yàn)證已成為整個(gè)開(kāi)發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開(kāi)發(fā)周期，可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，單芯片已無(wú)法容納整個(gè)設(shè)計(jì)，所以常常需要對(duì)設(shè)計(jì)進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對(duì)邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對(duì)稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對(duì)稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實(shí)現(xiàn)對(duì)I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對(duì)邏輯分割算法進(jìn)行了較深入的研究。針對(duì)現(xiàn)有的兩類分割算法存在的不足，提出并實(shí)現(xiàn)了基于設(shè)計(jì)模塊的邏輯分割算法，該算法有三個(gè)重要特征：1)基于設(shè)計(jì)代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過(guò)程，避免了設(shè)計(jì)分割過(guò)程的盲目性，簡(jiǎn)化了邏輯分割過(guò)程。 本文還對(duì)并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對(duì)其進(jìn)行了模擬和性能分析；驗(yàn)證了采用并行方案對(duì)ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗(yàn)證方法對(duì)某一大規(guī)模ASIC設(shè)計(jì)進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計(jì)的分割和驗(yàn)證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個(gè)驗(yàn)證過(guò)程提供更好的支持，滿足現(xiàn)在和將來(lái)大規(guī)模ASIC邏輯驗(yàn)證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-06-12
上傳用戶：極客
隨著國(guó)際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應(yīng)用的不斷豐富，Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點(diǎn)，在安全得到保障的情況下，為了滿足網(wǎng)速無(wú)限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點(diǎn)。另一方面，IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中，但對(duì)IPSec協(xié)議的處理會(huì)大大增加網(wǎng)關(guān)的負(fù)載，成為千兆網(wǎng)實(shí)現(xiàn)的瓶頸。本文便是針對(duì)上述現(xiàn)狀，研究基于高性能FPGA實(shí)現(xiàn)千兆IPSec協(xié)議的設(shè)計(jì)技術(shù)。 目前，國(guó)外IPSec協(xié)議實(shí)現(xiàn)已經(jīng)芯片化，達(dá)到幾千兆的速率，但是國(guó)內(nèi)產(chǎn)品多以軟件實(shí)現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實(shí)現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機(jī)密性、數(shù)據(jù)完整性驗(yàn)證以及數(shù)據(jù)源驗(yàn)證等安全服務(wù)。在以VPN為實(shí)施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點(diǎn)的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個(gè)模塊的劃分以及各個(gè)模塊實(shí)現(xiàn)的功能這幾個(gè)方面描述了KDIPSec實(shí)現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計(jì)和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實(shí)現(xiàn)，處理速率超過(guò)1Gb/s。
標(biāo)簽： IPSec FPGA 協(xié)議 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-03
上傳用戶：wfl_yy
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測(cè)試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過(guò)1萬(wàn)門，完全可應(yīng)用于SOC設(shè)計(jì)中。 本文重點(diǎn)對(duì)嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測(cè)試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測(cè)試數(shù)據(jù)入FPGA開(kāi)發(fā)板，測(cè)試模塊讀入測(cè)試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過(guò)NI-VISA充當(dāng)軟件端，檢驗(yàn)測(cè)試數(shù)據(jù)的正確。
上傳時(shí)間： 2013-07-24
上傳用戶：1079836864
在能源消耗日益增長(zhǎng)、環(huán)境污染日漸嚴(yán)重的今天,在當(dāng)今對(duì)可再生能源的開(kāi)發(fā)利用中,風(fēng)能由于其突出的優(yōu)點(diǎn)而成為世界各國(guó)普遍重視的能源,風(fēng)力發(fā)電技術(shù)也成為各國(guó)學(xué)者競(jìng)相研究的熱點(diǎn).而其中變速恒頻風(fēng)力發(fā)電技術(shù)因其高效性和實(shí)用性正受到越來(lái)越多的重視.無(wú)刷雙饋電機(jī)是一種結(jié)構(gòu)簡(jiǎn)單、堅(jiān)固可靠、異同步通用的電機(jī),可在無(wú)刷情況下實(shí)現(xiàn)雙饋.它具有功率因數(shù)可調(diào)、高效率的特點(diǎn),比較適用于變速恒頻恒壓發(fā)電系統(tǒng)中.該文在傳統(tǒng)風(fēng)力發(fā)電的基礎(chǔ)上,致力于研究變速恒頻風(fēng)力發(fā)電技術(shù),以作為變速恒頻風(fēng)力發(fā)電機(jī)用的籠型轉(zhuǎn)子型式的無(wú)刷雙饋電機(jī)為主要研究對(duì)象,進(jìn)行了深入的研究,主要包括以下幾方面:1.對(duì)國(guó)內(nèi)外風(fēng)力發(fā)電研究現(xiàn)狀作了較為全面的綜述,介紹了無(wú)刷雙饋電機(jī)發(fā)展概況和國(guó)內(nèi)外研究現(xiàn)狀.2.研究了無(wú)刷雙饋電機(jī)的原型及發(fā)展,基本結(jié)構(gòu)和運(yùn)行原理,電磁設(shè)計(jì)特點(diǎn).解釋了將無(wú)刷雙饋電機(jī)應(yīng)用于變速恒頻風(fēng)力發(fā)電的可行性和優(yōu)越性.探討了無(wú)刷雙饋電機(jī)的特性.3.首次推導(dǎo)了適用于變速恒頻風(fēng)力發(fā)電無(wú)刷雙饋電機(jī)的功率控制數(shù)學(xué)模型提出無(wú)刷雙饋電機(jī)變速恒頻風(fēng)力發(fā)電系統(tǒng)的功率控制策略.通過(guò)仿真分析驗(yàn)證了模型和控制策略的正確性.4.研究了無(wú)刷雙饋電機(jī)作變速恒頻風(fēng)力發(fā)電機(jī)運(yùn)行時(shí)的定子功率繞組磁鏈定向矢量控制策略.5.在總結(jié)無(wú)刷雙饋電機(jī)傳統(tǒng)各種控制策略的基礎(chǔ)上,探討了智能控制在無(wú)刷雙饋電機(jī)的應(yīng)用.通過(guò)仿真分析驗(yàn)證了模糊功率因數(shù)控制策略的正確性.
上傳時(shí)間： 2013-06-24
上傳用戶：bg6jsx
電火花線切割加工是一種高精度和高柔性的加工方法，在模具制造、成形刀具加工、難加工材料和精密復(fù)雜零件的加工等方面得到了廣泛的應(yīng)用。數(shù)控系統(tǒng)是數(shù)控機(jī)床的核心，開(kāi)發(fā)出低成本、高效率的開(kāi)放式電火花線切割加工數(shù)控系統(tǒng)具有十分重要的現(xiàn)實(shí)意義。 本文首先提出了基于ARM及嵌入式Linux的往復(fù)走絲電火花線切割數(shù)控系統(tǒng)的開(kāi)發(fā)方案。采用ARM微處理器+AVR單片機(jī)接口電路作為電火花線切割數(shù)控系統(tǒng)的硬件平臺(tái)。 通過(guò)構(gòu)建2.6內(nèi)核版本的嵌入式Linux系統(tǒng)，并將嵌入式GUI解決方案QtopiaCore4移植到該系統(tǒng)，建立了交叉編譯環(huán)境，在此基礎(chǔ)上成功地開(kāi)發(fā)了高速走絲電火花線切割加工數(shù)控系統(tǒng)軟件原型，并設(shè)計(jì)了單片機(jī)接口電路，使用C語(yǔ)言編寫了相應(yīng)的控制程序，實(shí)現(xiàn)了數(shù)控軸驅(qū)動(dòng)步進(jìn)電機(jī)的控制。 最后，本文建立了數(shù)控系統(tǒng)的調(diào)試環(huán)境，并對(duì)開(kāi)發(fā)的數(shù)控系統(tǒng)軟件進(jìn)行了聯(lián)機(jī)調(diào)試、系統(tǒng)軟件測(cè)試和實(shí)例加工。測(cè)試和實(shí)例加工結(jié)果表明，基于ARM和嵌入式Linux的電火花線切割加工數(shù)控系統(tǒng)技術(shù)途徑的可行性，并實(shí)現(xiàn)了預(yù)期的數(shù)控功能。
上傳時(shí)間： 2013-04-24
上傳用戶：wsh1985810
指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過(guò)程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對(duì)應(yīng)用的假設(shè)過(guò)于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過(guò)程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見(jiàn)，如何減少仿真過(guò)程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過(guò)程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺(tái)的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過(guò)分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級(jí)語(yǔ)言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來(lái)的內(nèi)存過(guò)度消耗難題。接下來(lái)，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過(guò)劃分存儲(chǔ)域和存儲(chǔ)塊的方式模擬真實(shí)存儲(chǔ)器的讀寫訪問(wèn)實(shí)現(xiàn)。 另外，需要特別指出的是，針對(duì)仿真器中普遍存在的調(diào)試難問(wèn)題，本文從一線程序開(kāi)發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。 在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對(duì)仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對(duì)進(jìn)一步的工作進(jìn)行了展望。
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
本文在分析研究部隊(duì)執(zhí)勤信息化建設(shè)對(duì)無(wú)線數(shù)據(jù)傳輸技術(shù)需求的基礎(chǔ)上，以無(wú)線數(shù)據(jù)傳輸技術(shù)和嵌入式系統(tǒng)研究為背景，按照嵌入式系統(tǒng)開(kāi)發(fā)的流程和方法，以設(shè)計(jì)通用化、模塊化軟硬件平臺(tái)為重點(diǎn)，解決無(wú)線數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)關(guān)鍵技術(shù)為核心，設(shè)計(jì)了由32位嵌入式系統(tǒng)主控模塊和射頻收發(fā)模塊組成的無(wú)線數(shù)據(jù)傳輸系統(tǒng)原型；并通過(guò)移植嵌入式實(shí)時(shí)操作系統(tǒng)--uC/OS-II，構(gòu)造了系統(tǒng)軟件開(kāi)發(fā)平臺(tái)；在此基礎(chǔ)上，完成了系統(tǒng)相關(guān)驅(qū)動(dòng)程序和通信協(xié)議等底層軟件設(shè)計(jì)，為進(jìn)一步擴(kuò)展系統(tǒng)功能，實(shí)現(xiàn)工程應(yīng)用打下了基礎(chǔ)。 首先，論文比較了系統(tǒng)微處理器的選擇，無(wú)線通信方式的選擇，系統(tǒng)接口方式的選擇等相關(guān)方案，分析了應(yīng)用32位ARM處理器和嵌入式操作系統(tǒng)構(gòu)建系統(tǒng)主控模塊的優(yōu)勢(shì)，提出了系統(tǒng)的軟硬件整體結(jié)構(gòu)框架。 其次，從構(gòu)建通用軟、硬件平臺(tái)的角度，重點(diǎn)介紹了LPC2138(ARM)微處理器和nRF401無(wú)線射頻芯片主要特性及相關(guān)外圍電路的設(shè)計(jì)，并對(duì)系統(tǒng)的硬件抗干擾措施進(jìn)行了分析。在完成硬件電路設(shè)計(jì)的基礎(chǔ)上，針對(duì)主控模塊設(shè)計(jì)了啟動(dòng)代碼，分析了uC/OS-II操作系統(tǒng)體系結(jié)構(gòu)，進(jìn)行了系統(tǒng)移植，形成了完整的軟硬件開(kāi)發(fā)平臺(tái)。 最后，在學(xué)習(xí)研究uC/OS-II操作系統(tǒng)程序設(shè)計(jì)技術(shù)的基礎(chǔ)上，討論了系統(tǒng)相關(guān)驅(qū)動(dòng)程序和通信協(xié)議等底層軟件的開(kāi)發(fā)方法，完成了基本的層次化，模塊化軟件設(shè)計(jì)，對(duì)系統(tǒng)無(wú)線傳輸功能進(jìn)行了驗(yàn)證，并對(duì)系統(tǒng)將來(lái)的功能擴(kuò)展和工程應(yīng)用提出了構(gòu)想。
標(biāo)簽： ARM 無(wú)線數(shù)據(jù)傳輸 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-06
上傳用戶：362279997
在鋼鐵制造工業(yè)中，高溫熔化狀態(tài)鋼水中的鋼渣檢測(cè)問(wèn)題是一直以來(lái)未能很好解決的難題，鋼渣是鋼鐵冶煉過(guò)程中的副產(chǎn)品，鋼渣本身會(huì)直接降低鑄坯質(zhì)量進(jìn)而影響生產(chǎn)出的鋼材質(zhì)量，另外鋼渣也會(huì)破壞鋼鐵連鑄生產(chǎn)連續(xù)性給鋼廠效益帶來(lái)負(fù)面效應(yīng)。因此連鑄過(guò)程中鋼渣檢測(cè)是一個(gè)具有較大生產(chǎn)實(shí)際意義的研究課題。 本文以鋼包到中間包敞開(kāi)式澆注過(guò)程中，保護(hù)澆注后期移除長(zhǎng)水口后澆注過(guò)程中的鋼水下渣檢測(cè)為研究對(duì)象。在調(diào)研了國(guó)內(nèi)外下渣檢測(cè)技術(shù)與下渣檢測(cè)設(shè)備的應(yīng)用情況后，提出了一套將嵌入式技術(shù)與紅外熱像檢測(cè)技術(shù)相結(jié)合的鋼水下渣檢測(cè)系統(tǒng)的解決方案，并搭建了系統(tǒng)的原型：硬件系統(tǒng)平臺(tái)以紅外熱像探測(cè)器為系統(tǒng)的傳感器，以ARM7嵌入式微處理器與DSP數(shù)字信號(hào)處理器為系統(tǒng)運(yùn)算處理核心；軟件系統(tǒng)平臺(tái)包含基于在ARM7上移植的μC/OS-Ⅱ嵌入式操作系統(tǒng)構(gòu)建的嵌入式應(yīng)用程序，以及基于DSP各類支持庫(kù)的嵌入式應(yīng)用程序。該下渣檢測(cè)系統(tǒng)設(shè)計(jì)方案具有非接觸式檢測(cè)、低成本、系統(tǒng)自成一體、直觀顯示鋼水注液狀態(tài)、量化鋼渣含量等特點(diǎn)，能夠協(xié)助現(xiàn)場(chǎng)工作人員檢測(cè)和判斷下渣，有效減少連鑄過(guò)程中鋼包到中間包的下渣量。 本文首先，介紹了課題研究的背景，明確了研究對(duì)象，分析了連鑄過(guò)程中的鋼水下渣問(wèn)題，調(diào)研了現(xiàn)有的連鑄過(guò)程中鋼包到中間包的鋼水下
上傳時(shí)間： 2013-05-25
上傳用戶：斷點(diǎn)PPpp
本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過(guò)比較分析主流國(guó)際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國(guó)英飛凌公司的項(xiàng)目實(shí)踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點(diǎn)和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個(gè)外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴(kuò)展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測(cè)實(shí)現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測(cè)機(jī)制，從而使軟件和硬件更好配合工作完成協(xié)議檢測(cè)。在完成LlN控制器設(shè)計(jì)后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實(shí)現(xiàn)要點(diǎn)，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗(yàn)證平臺(tái)方案，并以LlN控制器作為驗(yàn)證這一平臺(tái)的IP，在FPGA上成功的實(shí)現(xiàn)了驗(yàn)證方案。論文同時(shí)介紹了從SOC設(shè)計(jì)向FPGA原型驗(yàn)證轉(zhuǎn)換時(shí)的處理方法及工程經(jīng)驗(yàn)，介紹了MCU及驗(yàn)證平臺(tái)的測(cè)試平臺(tái)思想，以及基于FPGA原型和邏輯分析儀實(shí)時(shí)測(cè)試的MCU固件代碼覆蓋率測(cè)試方法。 目前8位MCU在中低端的應(yīng)用越來(lái)越廣泛，特別是目前發(fā)展迅速的汽車電子和消費(fèi)電子領(lǐng)域。因此對(duì)MCU架構(gòu)的不斷研究和提高，對(duì)更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計(jì)，以及如何更快速的實(shí)現(xiàn)芯片驗(yàn)證將極大的推動(dòng)MCU在各個(gè)領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟(jì)和應(yīng)用價(jià)值。
上傳時(shí)間： 2013-07-14
上傳用戶：李夢(mèng)晗
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
