本人撰寫的2010屆畢業(yè)設計論文，主要涉及以太網(wǎng)五口千兆交換機的設計與制作
標簽： 畢業(yè)論文
上傳時間： 2013-06-25
上傳用戶：LSPSL
當前，在系統(tǒng)級互連設計中高速串行I/O技術迅速取代傳統(tǒng)的并行I/O技術正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統(tǒng)設計中，包括PC、消費電子、海量存儲、服務器、通信網(wǎng)絡、工業(yè)計算和控制、測試設備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務的要求。ATCA作為標準串行總線結構，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術的發(fā)展背景、現(xiàn)狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著國際互聯(lián)網(wǎng)絡的迅猛發(fā)展，網(wǎng)絡應用的不斷豐富，Intenret已經(jīng)從最初以學術交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡安全性需求日益增加，高速網(wǎng)絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網(wǎng)速無限制的追求，高速網(wǎng)絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協(xié)議被廣泛的應用于防火墻和安全網(wǎng)關中，但對IPSec協(xié)議的處理會大大增加網(wǎng)關的負載，成為千兆網(wǎng)實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀，研究基于高性能FPGA實現(xiàn)千兆IPSec協(xié)議的設計技術。 目前，國外IPSec協(xié)議實現(xiàn)已經(jīng)芯片化，達到幾千兆的速率，但是國內產品多以軟件實現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協(xié)議為出發(fā)點的千兆網(wǎng)絡系統(tǒng)環(huán)境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現(xiàn)的功能這幾個方面描述了KDIPSec實現(xiàn)技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現(xiàn)，處理速率超過1Gb/s。
標簽： IPSec FPGA 協(xié)議 實現(xiàn)技術
上傳時間： 2013-07-03
上傳用戶：wfl_yy
8255內部包括三個并行數(shù)據(jù)輸入/輸出端口，兩個工作方式控制電路，一個讀/寫控制邏輯電路和8位總線緩沖器。各部分功能概括如下： （1）端口A、B、CA口：是一個8位數(shù)據(jù)輸
標簽： 8255 數(shù)據(jù)手冊
上傳時間： 2013-05-21
上傳用戶：隱界最新
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點，有效支持高突發(fā)、高速率的多種業(yè)務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關鍵技術和試驗系統(tǒng)”，主要涉及兩個方面：LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案，重點關注于邊緣節(jié)點核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡的背景、架構，分析了LOBS網(wǎng)絡的關鍵技術，然后介紹了本論文后續(xù)章節(jié)研究的主要內容。 第二章介紹了LOBS邊緣節(jié)點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發(fā)包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向，主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。 第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴展，包括自適應動態(tài)組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
隨著經(jīng)濟的發(fā)展，生活水平的逐步提高，購置房屋和車輛的人越來越多，但安全問題也給人們帶來巨大的經(jīng)濟損失。與此同時，相應的安全防盜系統(tǒng)也應運而生。目前市場上，低端的方案是利用單片機和通訊單元相結合構成系統(tǒng)。這種系統(tǒng)雖然價格便宜，實現(xiàn)起來也相對簡單，但是功能不夠完善，不能實現(xiàn)正真的影、音、像圖文全方位監(jiān)控。而高端的方案則使用專用集成電路，雖然功能強大，但是價格昂貴，并且對于新的接口標準存在兼容性問題，而且也不易升級。 基于FPGA的安全監(jiān)控系統(tǒng)，是FPGA和通訊單元相結合的產物。其核心FPGA可多次配置，靈活性強，在性能和價格中找到一個很好的平衡。其易于維護和升級，以滿足市場上不斷推陳出的新的接口標準。 整個系統(tǒng)將是對視頻圖像處理、圖像加密技術、傳感器、PIC總線通訊等諸多技術的整合。而本文將側重于論述該系統(tǒng)中視頻圖像處理、控制接口和視頻傳送部分的內容。全文分為五個章節(jié)，第一章簡要介紹了視頻信號處理的原理和結構，對一些專業(yè)術語進行介紹，并展示了通用的視頻處理過程。第二章針對監(jiān)控系統(tǒng)的案例，對視頻信號處理模塊的解決方案進行論述，將實際的視頻信號處理劃分為轉換、計算和傳送三個子模塊，并且分別進行功能介紹。第三章著重介紹視頻轉換和視頻計算兩大模塊，對相應的接口配置和模塊主要代碼實現(xiàn)作了深入分析。第四章將論述視頻處理中的重要課題：數(shù)字圖像的壓縮技術，并對相應的重要模塊和關鍵步驟作實際建模分析。第五章將探討視頻傳送的相關技術，介紹傳統(tǒng)的Camera-Link標準和最新的千兆以太網(wǎng)傳送標準，對可行性應用進行了比較。
標簽： FPGA 安全監(jiān)控 數(shù)字
上傳時間： 2013-04-24
上傳用戶：hebmuljb
中興通訊硬件一部巨作－信號完整性 近年來，通訊技術、計算機技術的發(fā)展越來越快，高速數(shù)字電路在設計中的運用越來 越多，數(shù)字接入設備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設計對信 號完整性技術的需求越來越迫切。 在中、 大規(guī)模電子系統(tǒng)的設計中， 系統(tǒng)地綜合運用信號完整性技術可以帶來很多好處， 如縮短研發(fā)周期、降低產品成本、降低研發(fā)成本、提高產品性能、提高產品可靠性。 數(shù)字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設計工程師需要 通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種 噪聲，經(jīng)過精心設計和權衡，控制總噪聲不超過電路的抗干擾能力，保證產品性能的可靠 實現(xiàn)。 為了滿足中興上研一所的科研需要， 我們在去年和今年關于信號完整性技術合作的基 礎上，克服時間緊、任務重的困難，編寫了這份硬件設計培訓系列教材的“信號完整性” 部分。由于我們的經(jīng)驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評指正。 本教材的對象是所內硬件設計工程師， 針對我所的實際情況， 選編了第一章——導論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設計， 相信會給大家?guī)硪嫣帯Ｍ瑫r，也希望通過我們的不懈努力能消除大家在信號完整性方面 的煩腦。 在編寫本教材的過程中，得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導和幫助，尤其在審稿時提出了很多建設性的意見，在此一并致謝！
上傳時間： 2013-11-15
上傳用戶：大三三
在過去10年中，滿足高帶寬應用需要的布線技術發(fā)生了巨大的變化，布線系統(tǒng)所支持的帶寬已從最初10MHz發(fā)展到今天的250MHz。2002年6月，TIA/EIA組織最終核準了六類布線標準，將所有廠商的布線產品實現(xiàn)標準化，而網(wǎng)絡設備制造商也將保證它們的設備在六類布線上高速運行。應該說，六類系統(tǒng)的推出為人類從真正意義上跨入千兆網(wǎng)絡的時代奠定了堅實的基礎，但同時也帶來了種種疑惑
上傳時間： 2013-11-02
上傳用戶：hzakao
串行編程器源程序(Keil C語言)//FID=01:AT89C2051系列編程器//實現(xiàn)編程的讀，寫，擦等細節(jié)//AT89C2051的特殊處:給XTAL一個脈沖，地址計數(shù)加1;P1的引腳排列與AT89C51相反，需要用函數(shù)轉換#include <e51pro.h> #define C2051_P3_7 P1_0#define C2051_P1 P0//注意引腳排列相反#define C2051_P3_0 P1_1#define C2051_P3_1 P1_2#define C2051_XTAL P1_4#define C2051_P3_2 P1_5#define C2051_P3_3 P1_6#define C2051_P3_4 P1_7#define C2051_P3_5 P3_5 void InitPro01()//編程前的準備工作{ SetVpp0V(); P0=0xff; P1=0xff; C2051_P3_5=1; C2051_XTAL=0; Delay_ms(20); nAddress=0x0000; SetVpp5V();} void ProOver01()//編程結束后的工作，設置合適的引腳電平{ SetVpp5V(); P0=0xff; P1=0xff; C2051_P3_5=1; C2051_XTAL=1;} BYTE GetData()//從P0口獲得數(shù)據(jù){ B_0=P0_7; B_1=P0_6; B_2=P0_5; B_3=P0_4; B_4=P0_3; B_5=P0_2; B_6=P0_1; B_7=P0_0; return B;} void SetData(BYTE DataByte)//轉換并設置P0口的數(shù)據(jù){ B=DataByte; P0_0=B_7; P0_1=B_6; P0_2=B_5; P0_3=B_4; P0_4=B_3; P0_5=B_2; P0_6=B_1; P0_7=B_0;} void ReadSign01()//讀特征字{ InitPro01(); Delay_ms(1);//----------------------------------------------------------------------------- //根據(jù)器件的DataSheet，設置相應的編程控制信號 C2051_P3_3=0; C2051_P3_4=0; C2051_P3_5=0; C2051_P3_7=0; Delay_ms(20); ComBuf[2]=GetData(); C2051_XTAL=1; C2051_XTAL=0; Delay_us(20); ComBuf[3]=GetData(); ComBuf[4]=0xff;//----------------------------------------------------------------------------- ProOver01();} void Erase01()//擦除器件{ InitPro01();//----------------------------------------------------------------------------- //根據(jù)器件的DataSheet，設置相應的編程控制信號 C2051_P3_3=1; C2051_P3_4=0; C2051_P3_5=0; C2051_P3_7=0; Delay_ms(1); SetVpp12V(); Delay_ms(1); C2051_P3_2=0; Delay_ms(10); C2051_P3_2=1; Delay_ms(1);//----------------------------------------------------------------------------- ProOver01();} BOOL Write01(BYTE Data)//寫器件{//----------------------------------------------------------------------------- //根據(jù)器件的DataSheet，設置相應的編程控制信號 //寫一個單元 C2051_P3_3=0; C2051_P3_4=1; C2051_P3_5=1; C2051_P3_7=1; SetData(Data); SetVpp12V(); Delay_us(20); C2051_P3_2=0; Delay_us(20); C2051_P3_2=1; Delay_us(20); SetVpp5V(); Delay_us(20); C2051_P3_4=0; Delay_ms(2); nTimeOut=0; P0=0xff; nTimeOut=0; while(!GetData()==Data)//效驗:循環(huán)讀，直到讀出與寫入的數(shù)相同 { nTimeOut++; if(nTimeOut>1000)//超時了 { return 0; } } C2051_XTAL=1; C2051_XTAL=0;//一個脈沖指向下一個單元//----------------------------------------------------------------------------- return 1;} BYTE Read01()//讀器件{ BYTE Data;//----------------------------------------------------------------------------- //根據(jù)器件的DataSheet，設置相應的編程控制信號 //讀一個單元 C2051_P3_3=0; C2051_P3_4=0; C2051_P3_5=1; C2051_P3_7=1; Data=GetData(); C2051_XTAL=1; C2051_XTAL=0;//一個脈沖指向下一個單元//----------------------------------------------------------------------------- return Data;} void Lock01()//寫鎖定位{ InitPro01();//先設置成編程狀態(tài)//----------------------------------------------------------------------------- //根據(jù)器件的DataSheet，設置相應的編程控制信號 if(ComBuf[2]>=1)//ComBuf[2]為鎖定位 { C2051_P3_3=1; C2051_P3_4=1; C2051_P3_5=1; C2051_P3_7=1; Delay_us(20); SetVpp12V(); Delay_us(20); C2051_P3_2=0; Delay_us(20); C2051_P3_2=1; Delay_us(20); SetVpp5V(); } if(ComBuf[2]>=2) { C2051_P3_3=1; C2051_P3_4=1; C2051_P3_5=0; C2051_P3_7=0; Delay_us(20); SetVpp12V(); Delay_us(20); C2051_P3_2=0; Delay_us(20); C2051_P3_2=1; Delay_us(20); SetVpp5V(); }//----------------------------------------------------------------------------- ProOver01();} void PreparePro01()//設置pw中的函數(shù)指針，讓主程序可以調用上面的函數(shù){ pw.fpInitPro=InitPro01; pw.fpReadSign=ReadSign01; pw.fpErase=Erase01; pw.fpWrite=Write01; pw.fpRead=Read01; pw.fpLock=Lock01; pw.fpProOver=ProOver01;}
上傳時間： 2013-11-12
上傳用戶：gut1234567
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺構建了一個高速串行數(shù)據(jù)傳輸系統(tǒng),重點說明了該系統(tǒng)采用RocketIO實現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O計方案。實現(xiàn)并驗證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?為后續(xù)采用FPGA實現(xiàn)各種高速協(xié)議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設計中,高速串行I/O技術取代傳統(tǒng)的并行I/O技術成為當前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現(xiàn)場可編程門陣列( FPGA)實現(xiàn)高速串行接口是一種性價比較高的技術途徑。
上傳時間： 2013-11-22
上傳用戶：lingzhichao
