超星閱讀器
標(biāo)簽： FoxitReader 0920
上傳時(shí)間： 2013-11-29
上傳用戶：283155731
專業(yè)閱讀
上傳時(shí)間： 2013-10-11
上傳用戶：pompey
SOPC技術(shù)基礎(chǔ)教程 [作者：侯建軍、郭勇編著；出版社：清華大學(xué)出版社；(注意：本書格式為pdz格式，需要用壓縮包中的超星軟件才可打開，建議打開前先殺一下毒，以防萬一！) 內(nèi)容簡介：本書系統(tǒng)地介紹了基于FPGA的SOPC的軟硬件開發(fā)技術(shù)，以一個(gè)簡單的設(shè)計(jì)實(shí)例為主線介紹軟硬件的開發(fā)流程、開發(fā)工具的使用及開發(fā)的思想，使讀者對 SOPC技術(shù)有一個(gè)基本的了解。將NiosⅡ體系結(jié)構(gòu)、Avalon總線規(guī)范、NiosⅡ處理器常用外部設(shè)備的更多底層細(xì)節(jié)提供給讀者，使讀者獲得進(jìn)行高級開發(fā)的能力。另外還介紹了使用MATLAB和DSP Builder進(jìn)行基于FPGA的DSP開發(fā)技術(shù)，并提供了一些典型的實(shí)驗(yàn)。
標(biāo)簽： SOPC 技術(shù)基礎(chǔ) 教程
上傳時(shí)間： 2013-11-23
上傳用戶：lps11188
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設(shè)計(jì)中的微處理器地……………………………….42.1.4 信號返回地……………………………………………………………52.1.5 模擬數(shù)字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點(diǎn)和多點(diǎn)分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區(qū)………………………………112.4 信號線……………………………………………………………………...122.4.1 容性和感性串?dāng)_……………………………………………………...122.4.2 天線因素和長度規(guī)則………………………………………………...122.4.3 串聯(lián)終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串?dāng)_模型……………………………………………………………..142.5.3 返回線路數(shù)目……………………………………..142.5.4 對板外信號I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問題……………………………………………………………...142.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15
上傳時(shí)間： 2013-10-19
上傳用戶：HGH77P99
減小電磁干擾的印刷電路板設(shè)計(jì)原則 內(nèi) 容 摘要……1 1 背景…1 1.1 射頻源.1 1.2 表面貼裝芯片和通孔元器件.1 1.3 靜態(tài)引腳活動(dòng)引腳和輸入.1 1.4 基本回路……..2 1.4.1 回路和偶極子的對稱性3 1.5 差模和共模…..3 2 電路板布局…4 2.1 電源和地…….4 2.1.1 感抗……4 2.1.2 兩層板和四層板4 2.1.3 單層板和二層板設(shè)計(jì)中的微處理器地.4 2.1.4 信號返回地……5 2.1.5 模擬數(shù)字和高壓…….5 2.1.6 模擬電源引腳和模擬參考電壓.5 2.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…….5 2.2 兩層板中的電源分配.6 2.2.1 單點(diǎn)和多點(diǎn)分配.6 2.2.2 星型分配6 2.2.3 格柵化地.7 2.2.4 旁路和鐵氧體磁珠……9 2.2.5 使噪聲靠近磁珠……..10 2.3 電路板分區(qū)…11 2.4 信號線……...12 2.4.1 容性和感性串?dāng)_……...12 2.4.2 天線因素和長度規(guī)則...12 2.4.3 串聯(lián)終端傳輸線…..13 2.4.4 輸入阻抗匹配...13 2.5 電纜和接插件……...13 2.5.1 差模和共模噪聲……...14 2.5.2 串?dāng)_模型……..14 2.5.3 返回線路數(shù)目..14 2.5.4 對板外信號I/O的建議14 2.5.5 隔離噪聲和靜電放電ESD .14 2.6 其他布局問題……...14 2.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 電纜和屏蔽旁路………………..16 4 總結(jié)…………………………………………17 5 參考文獻(xiàn)………………………17
標(biāo)簽： 印刷電路板 設(shè)計(jì)原則
上傳時(shí)間： 2013-10-22
上傳用戶：a6697238
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
基于分析因俯仰角、滾轉(zhuǎn)角、偏航角等無人機(jī)姿態(tài)角變化對下視景象余輝處理圖產(chǎn)生的影響，在構(gòu)建下視景象成像幾何畸變數(shù)學(xué)模型的基礎(chǔ)上，本文闡述了一種下視景像姿態(tài)畸變的余輝處理的模擬仿真方法，以獲得規(guī)律性變化的余輝線段。通過對隨機(jī)亮點(diǎn)圖進(jìn)行不同姿態(tài)角的余輝仿真，得到余輝仿真圖。仿真實(shí)驗(yàn)結(jié)果驗(yàn)證了該方法的正確性，不同無人機(jī)姿態(tài)的余輝仿真得到特征各異的余輝圖。
上傳時(shí)間： 2013-11-08
上傳用戶：shanml
Linux操作系統(tǒng)及實(shí)驗(yàn)教程，超星格式
標(biāo)簽： Linux 操作系統(tǒng) 實(shí)驗(yàn)教程
上傳時(shí)間： 2015-01-28
上傳用戶：wanqunsheng
4.asm…… 響鈴程序，輸入一個(gè)數(shù)字字符N，響鈴N次。（完成）ysk3.asm ……顯示一個(gè)星型倒三角。m1.asm ………編程將鍵盤輸入的8位無符號二進(jìn)制數(shù)轉(zhuǎn)化為十六進(jìn)制數(shù)和十進(jìn)制數(shù)，并輸出結(jié)果form.asm ……采用子程序編程按以下三種格式（██，◣，◥）打印九九乘法表：（完成）char.asm ……小寫字母a b c d ……x y z的ASCII碼分別為61H 62H 63H 64H……78H 79H 7AH, 而大寫字母A B C D ….X Y Z的ASCII碼分別為41H 42H 43H 44H …58H 59H 5AH， 使用串處理指令編程從鍵盤輸入16個(gè)字符（大小寫字母及其它字母均有）， 存入以BUF1開始的一片存儲(chǔ)區(qū)中，并將其傳送到以BUF2開始的一片存儲(chǔ)區(qū)中， 在傳送是將其中的小寫字母均改為大寫字母，并將第一個(gè)小寫字母在串中的位置 （距串頭BUF1的相對位移量）以十六進(jìn)制形式輸出。（完成）
上傳時(shí)間： 2013-12-22
上傳用戶：zhyiroy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
