亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
蟲蟲首頁
|
資源下載
|
資源專輯
|
精品軟件
登錄
|
注冊
首 頁
資源下載
資源專輯
技術閱讀
電 路 圖
教程書籍
在線計算器
代碼搜索
資料搜索
代碼搜索
熱門搜索:
fpga
51單片機
protel99se
機器人
linux
單片機
dsp
arm
Proteus
matlab
加法器
加法器
是產生數的和的裝置。加數和被加數為輸入,和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入,而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件,執行邏輯操作、移位與指令調用。在電子學中,
加法器
是一種數位電路,其可進行數字的加法計算。三碼,主要的
加法器
是以二進制作運算。由于負數可用二的補數來表示,所以加減器也就不那么必要。
在ISE下用verilog開發的16位進位現行
加法器
標簽:
上傳時間:
上傳用戶:
這是一個利用FPGA來實現
加法器
的算法
標簽:
上傳時間:
上傳用戶:
32位
加法器
組成原理課程設計
標簽:
上傳時間:
上傳用戶:
波形發生器.經典雙進程狀態機.相應
加法器
的測試向量
標簽:
上傳時間:
上傳用戶:
長整數
加法器
標簽:
上傳時間:
上傳用戶:
是一個用verilog寫成的
加法器
電路,可把七個元件加起來
標簽:
上傳時間:
上傳用戶:
8位超前進位
加法器
就是使各位的進位直接由加數和被加數來決定
標簽:
上傳時間:
上傳用戶:
8位
加法器
的實現
標簽:
上傳時間:
上傳用戶:
使用硬件實現,通過FPGA驗證的效率較高的
加法器
,
標簽:
上傳時間:
上傳用戶:
經過精心設計的
加法器
的代碼
標簽:
上傳時間:
上傳用戶:
«
2
3
4
5
6
7
8
9
10
11
»
網站首頁
|
關于我們
|
服務條款
|
廣告服務
|
聯系我們
|
網站地圖
|
免責聲明
蟲蟲下載站版權所有
京ICP備2021023401號-1
用戶登錄
×
用戶注冊
×
主站蜘蛛池模板:
武胜县
|
榕江县
|
津市市
|
成都市
|
上饶市
|
左云县
|
安阳县
|
马山县
|
西吉县
|
潞西市
|
滁州市
|
会昌县
|
邛崃市
|
贺州市
|
新乡市
|
灌云县
|
渭源县
|
黑河市
|
大荔县
|
碌曲县
|
武定县
|
晋州市
|
鹤庆县
|
郴州市
|
唐山市
|
综艺
|
盈江县
|
顺昌县
|
新沂市
|
昭苏县
|
友谊县
|
安远县
|
司法
|
双辽市
|
翁牛特旗
|
马山县
|
贺兰县
|
漠河县
|
鹿邑县
|
五华县
|
铜川市
|