亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
蟲蟲首頁
|
資源下載
|
資源專輯
|
精品軟件
登錄
|
注冊
首 頁
資源下載
資源專輯
技術閱讀
電 路 圖
教程書籍
在線計算器
代碼搜索
資料搜索
代碼搜索
熱門搜索:
fpga
51單片機
protel99se
機器人
linux
單片機
dsp
arm
Proteus
matlab
加法器
加法器
是產生數的和的裝置。加數和被加數為輸入,和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入,而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件,執行邏輯操作、移位與指令調用。在電子學中,
加法器
是一種數位電路,其可進行數字的加法計算。三碼,主要的
加法器
是以二進制作運算。由于負數可用二的補數來表示,所以加減器也就不那么必要。
數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和
加法器
可以用VHDL語言描述
標簽:
上傳時間:
上傳用戶:
加法器
乘法器電路 除法器電路設計 鍵盤掃描電路設計 顯示電路
標簽:
上傳時間:
上傳用戶:
加法器
核
標簽:
上傳時間:
上傳用戶:
N位
加法器
源代碼
標簽:
上傳時間:
上傳用戶:
相應
加法器
的測試向量(test bench)
標簽:
上傳時間:
上傳用戶:
vhdl和verling hdl 的
加法器
標簽:
上傳時間:
上傳用戶:
超前進位
加法器
的例子,包括源碼和測試文件,壓縮包,無密碼.
標簽:
上傳時間:
上傳用戶:
浮點
加法器
的VHDL算法設計 浮點
加法器
的VHDL算法設計
標簽:
上傳時間:
上傳用戶:
介紹了vhdl語言的知識,包括元件,
加法器
,計數器等的編程
標簽:
上傳時間:
上傳用戶:
實現四位
加法器
的VHDL代碼
標簽:
上傳時間:
上傳用戶:
«
1
2
3
4
5
6
7
8
9
10
»
網站首頁
|
關于我們
|
服務條款
|
廣告服務
|
聯系我們
|
網站地圖
|
免責聲明
蟲蟲下載站版權所有
京ICP備2021023401號-1
用戶登錄
×
用戶注冊
×
主站蜘蛛池模板:
大洼县
|
诏安县
|
澄迈县
|
惠来县
|
梁山县
|
水城县
|
永新县
|
邵阳县
|
乐山市
|
台江县
|
阳春市
|
西乡县
|
临桂县
|
长汀县
|
深州市
|
瓮安县
|
嘉鱼县
|
大宁县
|
澄城县
|
衢州市
|
博爱县
|
贵德县
|
吉林市
|
南华县
|
徐水县
|
山东
|
桓台县
|
德保县
|
洞口县
|
临泽县
|
五峰
|
苗栗县
|
成都市
|
洪洞县
|
高陵县
|
辽宁省
|
银川市
|
永春县
|
剑阁县
|
安泽县
|
宁明县
|