亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
蟲蟲首頁
|
資源下載
|
資源專輯
|
精品軟件
登錄
|
注冊
首 頁
資源下載
資源專輯
技術閱讀
電 路 圖
教程書籍
在線計算器
代碼搜索
資料搜索
代碼搜索
熱門搜索:
fpga
51單片機
protel99se
機器人
linux
單片機
dsp
arm
Proteus
matlab
加法器
加法器
是產生數的和的裝置。加數和被加數為輸入,和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入,而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件,執行邏輯操作、移位與指令調用。在電子學中,
加法器
是一種數位電路,其可進行數字的加法計算。三碼,主要的
加法器
是以二進制作運算。由于負數可用二的補數來表示,所以加減器也就不那么必要。
FPGA開發板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎實驗的源碼。包括
加法器
、減法器、乘法器、多路選擇器等。
標簽:
上傳時間:
上傳用戶:
利用verilog hdl編寫的浮點
加法器
運算單元
標簽:
上傳時間:
上傳用戶:
流水線乘法器與
加法器
開發環境:Modelsim(verilog hdl)
標簽:
上傳時間:
上傳用戶:
基于VHDL語言的32位單精度的浮點
加法器
標簽:
上傳時間:
上傳用戶:
用于專用DSP處理器的高速低功耗的IEEE_32位浮點
加法器
標簽:
上傳時間:
上傳用戶:
加法器
電路的設計
標簽:
上傳時間:
上傳用戶:
基于PLC的SD
加法器
在DSP領域中的應用
標簽:
上傳時間:
上傳用戶:
基于CPLD實現的24位
加法器
標簽:
上傳時間:
上傳用戶:
單片機四位
加法器
報告
標簽:
上傳時間:
上傳用戶:
數控分頻器設計:對于一個加法計數器
標簽:
上傳時間:
上傳用戶:
«
15
16
17
18
19
20
21
22
23
24
»
網站首頁
|
關于我們
|
服務條款
|
廣告服務
|
聯系我們
|
網站地圖
|
免責聲明
蟲蟲下載站版權所有
京ICP備2021023401號-1
用戶登錄
×
用戶注冊
×
主站蜘蛛池模板:
吉木萨尔县
|
汝州市
|
平凉市
|
北碚区
|
万全县
|
宜黄县
|
尼玛县
|
黎平县
|
呼和浩特市
|
酉阳
|
额尔古纳市
|
光山县
|
武鸣县
|
定远县
|
新泰市
|
老河口市
|
常熟市
|
呼玛县
|
丰顺县
|
惠水县
|
民勤县
|
左贡县
|
赞皇县
|
台北县
|
荆州市
|
渝北区
|
靖安县
|
怀远县
|
嘉祥县
|
波密县
|
盘锦市
|
遂平县
|
云阳县
|
电白县
|
平果县
|
石台县
|
黑龙江省
|
武威市
|
克山县
|
额济纳旗
|
盐山县
|