FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n
標(biāo)簽： Verilog FPGA 開發(fā)板 代碼
上傳時(shí)間： 2013-08-15
上傳用戶：copu
FPGA基本功能部件都包含其中，可以實(shí)現(xiàn)一般的操作，經(jīng)修改可應(yīng)用于普遍。
標(biāo)簽： FPGA 部件
上傳時(shí)間： 2013-08-18
上傳用戶：gxf2016
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
有時(shí)間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置功能，用6個(gè)數(shù)碼管顯示。
標(biāo)簽： 鬧鐘
上傳時(shí)間： 2013-08-20
上傳用戶：ttpay
fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR，用verilog編寫
標(biāo)簽： fpga FIR 有限字長(zhǎng)
上傳時(shí)間： 2013-08-24
上傳用戶：hz07104032
本文詳細(xì)分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點(diǎn)及功能,使用VHDL語言實(shí)現(xiàn)數(shù)字邏輯,實(shí)現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.
標(biāo)簽： COOLRUNNER CPLD
上傳時(shí)間： 2013-08-26
上傳用戶：亞亞娟娟123
自己設(shè)計(jì)的Smartcard功能模塊，已經(jīng)通過vcs仿真和FPGA驗(yàn)證，可以使用。
標(biāo)簽： Smartcard 模塊
上傳用戶：小鵬
實(shí)現(xiàn)由ARM2410本身配置fpga的功能\r\nfpga型號(hào)是ECP35和1K50/1C6
標(biāo)簽： 2410 fpga ARM
上傳時(shí)間： 2013-08-28
上傳用戶：ligi201200
50個(gè)各種不同功能的CPLD程序例子，拿來就可以用，每個(gè)都經(jīng)過了綜合測(cè)試，非常實(shí)用
標(biāo)簽： CPLD 程序
上傳時(shí)間： 2013-08-29
上傳用戶：yuanyuan123
自己課程設(shè)計(jì)寫的程序，用FPGA控制ADC0809的轉(zhuǎn)換時(shí)序來完成模/數(shù)轉(zhuǎn)換，然后將轉(zhuǎn)換完的數(shù)字信號(hào)傳遞給0832
標(biāo)簽： FPGA 0809 ADC 轉(zhuǎn)換
上傳時(shí)間： 2013-08-30
上傳用戶：小寶愛考拉
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
