用二端口S-參數來表征差分電路的特性■ Sam Belkin差分電路結構因其更好的增益，二階線性度，突出的抗雜散響應以及抗躁聲性能而越來越多地被人們采用。這種電路結構通常需要一個與單端電路相連接的界面，而這個界面常常是采用“巴倫”器件（Balun），這種巴倫器件提供了平衡結構-到-不平衡結構的轉換功能。要通過直接測量的方式來表征平衡電路特性的話，通常需要使用昂貴的四端口矢量網絡分析儀。射頻應用工程師還需要確定幅值和相位的不平衡是如何影響差分電路性能的。遺憾的是，在射頻技術文獻中，很難找到一種能表征電路特性以及衡量不平衡結構所產生影響的好的評估方法。這篇文章的目的就是要幫助射頻應用工程師們通過使用常規的單端二端口矢量網絡分析儀來準確可靠地解決作為他們日常工作的差分電路特性的測量問題。本文介紹了一些用來表征差分電路特性的實用和有效的方法， 特別是差分電壓，共模抑制（CMRR），插入損耗以及基于二端口S-參數的差分阻抗。差分和共模信號在差分電路中有兩種主要的信號類型：差分模式或差分電壓Vdiff 和共模電壓Vcm（見圖2）。它們各自的定義如下[1]：• 差分信號是施加在平衡的3 端子系統中未接地的兩個端子之上的• 共模信號是相等地施加在平衡放大器或其它差分器件的未接地的端子之上。
上傳時間： 2013-10-14
上傳用戶：葉山豪
用ModelSimSE進行功能仿真和時序仿真的方法（ALTERA篇）
標簽： ModelSimSE ALTERA 功能仿真 時序仿真
上傳時間： 2013-11-01
上傳用戶：pwcsoft
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
用FPGA設計多功能數字鐘
上傳時間： 2013-10-27
上傳用戶：ommshaggar
完整的解壓zip文件的源碼。包含密碼功能
上傳時間： 2013-12-24
上傳用戶：linlin
請使用Mobile FBUS——用來創建與NOKIA手機連接的軟件的理想解決方案！功能包括：發送SMS，管理待機畫面，使用情況監控，存取電話本等等等等。這些控件的功能基本沒有限制，可以充分展示Mobile FBUS DELPHI版的特性。它包括一個圖標編輯器，允許你上傳鈴聲，發送SMS等等。未注冊時會有提示屏幕出現。適用語言：D4 D5
上傳時間： 2013-12-25
上傳用戶：Andy123456
一個電子鐘.能用數碼管顯示時間.可以更改時間.可以鬧鈴.. 具有電子鐘得功能.即可以正確的顯示時間,可以更改時間.可以在規定的時間內鬧鈴,鬧鈴的時間為1分鐘.鬧鈴的時間可調
上傳時間： 2014-01-09
上傳用戶：cccole0605
用JAVA編寫的在手機上運行的記事本程序,有存儲電話號碼、查詢號碼等功能.
上傳時間： 2013-11-27
上傳用戶：qazxsw
程序設計:Flyangel 用到了vb.net c# asp.net xml等 最大特別是核心功能組件化. 特色: 強大的后臺管理功能 支持二級分類 支持匿名投稿 超強用戶權限設置
上傳時間： 2014-01-20
上傳用戶：zhangliming420
完成“快速拼寫檢查程序”的分析、設計和實現過程。 快速拼寫檢查程序基本功能說明如下： 1．進行拼寫檢查的文件以文本文件形式存儲于外存上； 2．只檢查文件中英文單詞的拼寫錯誤； 3．單詞是用字母（a…z或A…Z）定義，任一非字母字符作為分隔符； 4．判斷單詞拼寫正誤的依據是詞典，詞典以文本文件形式存放于外存上； 5．詞典文件第1行為詞典的名稱，以后每一行存放一個單詞； 6．輸出結果以文本文件形式存儲，其格式為： 第1行：被拼寫檢查的文件名 + 詞典名 第2行后的每一行： 出錯單詞 位于第x行 7．合理的GUI，注意GUI界面類與功能類的關系應比較松散。
上傳時間： 2014-01-09
上傳用戶：ggwz258
