用51單片機設計的時鐘電路畢業論文第一章電路原理分析1-1 顯示原理1-2 數碼管結構及代碼顯示1-3 鍵盤及讀數原理1-4 連擊功能的實現第 二 章 程序設計思想和相關指令介紹2-1 數據與代碼轉換2-2 計時功能的實現與中斷服務程序2-3 時間控制功能與比較指令2-4 時鐘誤差的分析附錄A 電路圖附錄B 存儲單元地址表附錄C 輸入輸出口功能分配表附錄D 定時中斷程序流程圖附錄F 調時功能流程圖附錄G 程序清單
上傳時間： 2013-10-29
上傳用戶：hoperingcong
計算機的指令系統是表征計算機性能的重要指標，每種計算機都有自己的指令系統。MCS—51單片機的指令系統是一個具有255種代碼的集合，絕大多數指令包含兩個基本部分：操作碼和操作數。操作碼表明指令要執行的操作的性質；操作數說明參與操作的數據或數據所存放的地址。MCS—51指令系統中所有程序指令是以機器語言形式表示，可分為單字節、雙字節、三字節3種格式。用二進制編碼表示的機器語言由于閱讀困難，且難以記憶。因此在微機控制系統中采用匯編語言指令來編寫程序。本章介紹MCS—51指令系統就是以匯編語言來描述的。 一條匯編語言指令中最多包含4個區段，如下所示： 標號： 操作碼目的操作數，源源操作數；注釋 標號與操作碼之間“：”隔開； 操作碼與操作數之間用“空格”隔開； 目的操作數和源源操作數之間有“，”分隔； 操作數與注釋之間用“；”隔開。 標號是由用戶定義的符號組成，必須用英文大寫字母開始。標號可有可無，若一條指令中有標號，標號代表該指令所存放的第一個字節存儲單元的地址，故標號又稱為符號地址，在匯編時，把該地址賦值給標號。 操作碼是指令的功能部分，不能缺省。MCS—51指令系統中共有42種助記符，代表了33種不同的功能。例如MOV是數據傳送的助記符。 操作數是指令要操作的數據信息。根據指令的不同功能，操作數的個數有3、2、1或沒有操作數。例如MOV A，#20H，包含了兩個操作數A和#20H，它們之間用“，”隔開。注釋可有可無，加入注釋主要為了便于閱讀，程序設計者對指令或程序段作簡要的功能說明，在閱讀程序或調試程序時將會帶來很多方便。
上傳時間： 2013-11-04
上傳用戶：kr770906
介紹用PIC16F84單片機制作的電子密碼鎖。PIC16F84單片機共18個引腳，13個可用I/O接口。芯片內有1K×14的FLASHROM程序存儲器，36×8的靜態RAM的通用寄存器，64×8的EEPROM的數據存儲器，8級深度的硬堆棧。 用PIC單片機設計的電子密碼鎖微芯公司生產的PIC8位COMS單片機，采用類RISC指令集和哈弗總線結構，以及先進的流水線時序，與傳統51單片機相比其在速度和性能方面更具優越性和先進性。PIC單片機的另一個優點是片上硬件資源豐富，集成常見的EPROM、DAC、PWM以及看門狗電路。這使得硬件電路的設計更加簡單，節約設計成本，提高整機性能。因此PIC單片機已成為產品開發，尤其是產品設計和研制階段的首選控制器。本文介紹用PIC16F84單片機制作的電子密碼鎖。PIC16F84單片機共18個引腳，13個可用I/O接口。芯片內有1K×14的FLASHROM程序存儲器，36×8的靜態RAM的通用寄存器，64×8的EEPROM的數據存儲器，8級深度的硬堆棧。硬件設計 電路原理見圖1。Xx8位數據線接4x4鍵盤矩陣電路，面板布局見表1，A、B、C、D為備用功能鍵。RA0、RA7輸出4組編碼二進制數據，經74LS139譯碼后輸出逐行掃描信號，送RB4-RB7列信號輸入端。余下半個139譯碼器動揚聲器。RB2接中功率三極管基極，驅動繼電器動作。有效密碼長度為4位，根據實際情況，可通過修改源程序增加密碼位數。產品初始密碼為3345，這是一隨機數，無特殊意義，目的是為防止被套解。用戶可按*號鍵修改密碼，按#號鍵結束。輸入密碼并按#號確認之后，腳輸出RB2腳輸出高電平，繼電器閉合，執行一次開鎖動作。 若用戶輸入的密碼正確，揚聲器發出一聲稍長的“滴”提示聲，若輸入的密碼與上次修改的不符，則發出短促的“滴”聲。連續3次輸入密碼錯誤之后，程序鎖死，揚聲器報警。直到CPU被復位或從新上電。軟件設計 軟件流程圖見圖3。CPU上電或復位之后將最近一次修改并保存到EEPROM的密碼讀出，最為參照密匙。然后等待用戶輸入開鎖密碼。若5分鐘以內沒有接受到用戶的任何輸入，CPU自動轉入掉電模式，用戶輸入任意值可喚醒CPU。每次修改密碼之后，CPU將新的密碼存入內部4個連續的EEPROM單元，掉電后該數據任有效。每執行一次開鎖指令，CPU將當前輸入密碼與該值比較，看是否真確，并給出相應的提示和控制。布 局 所有元件均使用SMD表貼封裝，縮小體積，便于產品安裝，60X60雙面PCB板，頂層是一體化輸入鍵盤，底層是元件層。成型后的產品體積小巧，能很方便的嵌入防盜鐵門、保險箱柜。
上傳時間： 2013-10-31
上傳用戶：uuuuuuu
7-1. 設計范例——數碼管顯示7-2. 51單片機的并行I/O接口的使用方法7-3. 數碼管的知識和使用方法7-4. 傳送類指令的功能7-5. 匯編語言程序設計的一般步驟要求在最左側的數碼管上顯示數字1。范例分析：硬件分析 電路中用到了單片機的并行I/O口和數碼管軟件設計 由于硬件電路中數碼管接在單片機的P0口上，故將顯示內容送至單片機的P0口就可以在數碼管上看到顯示內容。8051單片機的并口是幾位的？在四個并口中，真正的雙向口是哪一個？它的用法有多少種？四個并口中功能相對較為簡單的是哪一個？在作為輸入、輸出口使用時有何不同？在實際應用中，并口的使用要考慮其負載能力，在四個并口中負載力相對較強的是哪一個？
上傳時間： 2013-10-13
上傳用戶：Maple
這是一本關于Intel 80C51 以及廣大的51 系列單片機的書這本書介紹給讀者一些新的技術使你的8051 工程和開發過程變得簡單請注意這本書的目的可不是教你各種8051 嵌入式系統的解決方法為使問題討論更加清晰在適當的地方給出了程序代碼我們以討論項目的方法來說明每章碰到的問題所有的代碼都可在附帶的光盤上找到你必須熟系C 和8051 匯編因為本書不是一本C 和匯編的指導書你可以買到不少關于ANSI C 的書最佳選擇當然是Intel的數據書可從你的芯片供應商處免費索取和隨編譯工具附送的手冊附送光盤中有我為這本書編寫和收集的程序這些程序已經通過測試這并不意味著你可以隨時把這些程序加到你的應用系統或工程中有些地方必須首先經過修改才能結合到你的程序中這本書將教你充分使用你的工具如果你只有8051 的匯編程序你也可以學習該書和使用這些例子但是你必須把C 語言的程序裝入你的匯編程序中這對懂得C 語言和8051匯編程序指令的人來說并不是一件困難的事如果你有C 編譯器的話那恭喜你使用C 語言進行開發是一個好的決定你會發現使用C 進行開發將使你的工程開發和維護的時間大大減少如果你已經擁有Keil C51 那你已經選擇了一個非常好的開發工具我發現Keil 軟件包能夠提供最好的支持本書支持Keil C 的擴展如果你有其它的開發工具像Archimedes 和Avocet 這本書也能很好地為你服務但你必須根據你所用的開發工具改變一些Keil 的特殊指令在書的一些地方有硬件圖實例程序在這些硬件上運行這些圖繪制地不是很詳細主要是方框圖但足以使讀者明白軟件和硬件之間的接口讀者應該把這本書看成工具書而不是用來學習各種系統設計通過本書你可以了解給定一定的硬件和軟件設計之后8051 的各種性能希望你能從本書中獲取靈感并有助于你的設計使你豁然開朗當然我希望你也能夠從本書中學到有用的知識使之能夠提升你的設計 8051 系列微處理器基于簡化的嵌入式控制系統結構被廣泛應用于從軍事到自動控制再到PC 機上的鍵盤上的各種應用系統上僅次于Motorola 68HC11 在 8 位微控制器市場上的銷量很多制造商都可提供8051 系列單片機像Intel Philips Siemens 等這些制造商給51 系列單片機加入了大量的性能和外部功能像I2C 總線接口模擬量到數字量的轉換看門狗PWM 輸出等不少芯片的工作頻率達到40M 工作電壓下降到1.5V 基于一個內核的這些功能使得8051 單片機很適合作為廠家產品的基本構架它能夠運行各種程序而且開發者只需要學習這一個平臺8051 系列的基本結構如下1 一個8 位算術邏輯單元2 32 個I/O 口4 組8 位端口可單獨尋址3 兩個16 位定時計數器4 全雙工串行通信5 6 個中斷源兩個中斷優先級6 128 字節內置RAM7 獨立的64K 字節可尋址數據和代碼區每個8051 處理周期包括12 個振蕩周期每12 個振蕩周期用來完成一項操作如取指令和計算指令執行時間可把時鐘頻率除以12 取倒數然后指令執行所須的周期數因此如果你的系統時鐘是11.059MHz 除以12 后就得到了每秒執行的指令個數為921583條指令取倒數將得到每條指令所須的時間1.085ms
上傳時間： 2013-11-09
上傳用戶：chenlong
用ModelSimSE進行功能仿真和時序仿真的方法（ALTERA篇）
標簽： ModelSimSE ALTERA 功能仿真 時序仿真
上傳時間： 2013-10-20
上傳用戶：hehuaiyu
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
用FPGA設計多功能數字鐘
上傳時間： 2013-11-16
上傳用戶：1234567890qqq
ARM系列處理器體系結構與指令系統詳解
上傳時間： 2013-11-15
上傳用戶：a67818601
用單片機M68HC11實現MC145026編碼功能
上傳時間： 2014-12-30
上傳用戶：fxf126@126.com
