本論文基于直接擴(kuò)頻通信的理論設(shè)計(jì)了一種全數(shù)字的中頻接收機(jī),使用Xilinx公司的FPGA芯片xc3s400作為接收機(jī)的主芯片,實(shí)現(xiàn)中頻數(shù)字信號(hào)的下變頻,基帶解調(diào),PN碼的捕獲及跟蹤環(huán)路的設(shè)計(jì)并給出了它們的具體設(shè)計(jì)步驟及RTL級(jí)邏輯電路圖。本文對(duì)于數(shù)字下變頻器的設(shè)計(jì)、數(shù)字抑制載波恢復(fù)環(huán)的設(shè)計(jì)進(jìn)行了詳細(xì)的論述,還使用Matlab中的Simulink對(duì)本接收機(jī)系統(tǒng)所要使用的全數(shù)字Costas環(huán)進(jìn)行了功能仿真并給出了仿真結(jié)果。 本文使用高速模數(shù)轉(zhuǎn)換器AD9601對(duì)中頻模擬信號(hào)進(jìn)行采樣,最后再用高速數(shù)模轉(zhuǎn)換器AD9740還原出原始信息,并給出了它們與核心芯片xc3s400的接口設(shè)計(jì)方法及原理電路圖。
標(biāo)簽: FPGA 全數(shù)字 中頻接收機(jī)
上傳時(shí)間: 2013-07-30
上傳用戶:weiwolkt
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視,它以其動(dòng)態(tài)范圍廣,亮度高,壽命長(zhǎng),工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者,現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面,且隨著全彩屏顯示技術(shù)的日益完善,LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng),提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案,整個(gè)系統(tǒng)分三部分組成:DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù),經(jīng)過(guò)T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存,經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來(lái)的視頻數(shù)據(jù)流,經(jīng)過(guò)位分離操作后存入SRAM進(jìn)行緩存,再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后,從多方面論述了該方案的可行性,仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來(lái)完成系統(tǒng)功能,可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn),不僅可以滿足高速圖像數(shù)據(jù)處理對(duì)速度的要求,而且增加了設(shè)計(jì)的靈活性,不需修改電路硬件設(shè)計(jì),縮短了設(shè)計(jì)周期,還可以進(jìn)行在線升級(jí)。
上傳時(shí)間: 2013-04-24
上傳用戶:西伯利亞
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù),同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用,直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展,測(cè)頻系統(tǒng)使用時(shí)鐘的提高,測(cè)頻技術(shù)有了相當(dāng)大的發(fā)展,但不管是何種測(cè)頻方法,±1個(gè)計(jì)數(shù)誤差始終是限制測(cè)頻精度進(jìn)一步提高的一個(gè)重要因素。 本設(shè)計(jì)闡述了各種數(shù)字測(cè)頻方法的優(yōu)缺點(diǎn)。通過(guò)分析±1個(gè)計(jì)數(shù)誤差的來(lái)源得出了一種新的測(cè)頻方法:檢測(cè)被測(cè)信號(hào),時(shí)基信號(hào)的相位,當(dāng)相位同步時(shí)開(kāi)始計(jì)數(shù),相位再次同步時(shí)停止計(jì)數(shù),通過(guò)相位同步來(lái)消除計(jì)數(shù)誤差,然后再通過(guò)運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測(cè)頻原理,已經(jīng)出現(xiàn)了等精度的測(cè)頻方法,但是還存在±1的計(jì)數(shù)誤差。因此,本文根據(jù)等精度測(cè)頻原理中閘門時(shí)間只與被測(cè)信號(hào)同步,而不與標(biāo)準(zhǔn)信號(hào)同步的缺點(diǎn),通過(guò)分析已有等精度澳孽頻方法所存在±1個(gè)計(jì)數(shù)誤差的來(lái)源,采用了全同步的測(cè)頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計(jì)。根據(jù)全同步數(shù)字頻率計(jì)的測(cè)頻原理方框圖,采用VHDL語(yǔ)言,成功的編寫出了設(shè)計(jì)程序,并在MAX+PLUS Ⅱ軟件環(huán)境中,對(duì)編寫的VHDL程序進(jìn)行了仿真,得到了很好的效果。最后,又討論了全同步頻率計(jì)的硬件設(shè)計(jì)并給出了電路原理圖和PCB圖。對(duì)構(gòu)成全同步數(shù)字頻率計(jì)的每一個(gè)模塊,給出了較詳細(xì)的設(shè)計(jì)方法和完整的程序設(shè)計(jì)以及仿真結(jié)果。
標(biāo)簽: FPGA 數(shù)字頻率計(jì)
上傳時(shí)間: 2013-06-05
上傳用戶:wys0120
本文以電子不停車收費(fèi)系統(tǒng)課題為背景,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中,具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來(lái)現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高,用硬件編程實(shí)現(xiàn)無(wú)線功能的軟件無(wú)線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善,因此可以把數(shù)字調(diào)制,數(shù)字上/下變頻,數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn),即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC,System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對(duì)數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì),確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu),接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析,最后給出硬件測(cè)試平臺(tái)上結(jié)果和測(cè)試結(jié)果分析。
標(biāo)簽: 4DQPSK FPGA 全數(shù)字
上傳時(shí)間: 2013-06-23
上傳用戶:chuckbassboy
很全的DSP電機(jī)控制原理圖和PCB圖,SCH和PCB資料全,是學(xué)習(xí)和了解DSP的好文件,希望對(duì)要學(xué)習(xí)和了解DSP的朋友帶來(lái)幫助。
上傳時(shí)間: 2013-05-24
上傳用戶:13215175592
LED全攻略的全部說(shuō)明,請(qǐng)各位下載仔細(xì)查看地。
標(biāo)簽: LED
上傳時(shí)間: 2013-07-28
上傳用戶:13160677563
許繼的2812開(kāi)發(fā)全套驅(qū)動(dòng)程序,很全很實(shí)用的
標(biāo)簽: 2812 驅(qū)動(dòng)程序
上傳時(shí)間: 2013-05-22
上傳用戶:shiny3333
手機(jī) 開(kāi)發(fā) 用的 全 modem 資料
標(biāo)簽: modem 手機(jī)開(kāi)發(fā)
上傳時(shí)間: 2013-04-24
上傳用戶:JESS
很全的電子元器件基礎(chǔ)知識(shí)講義,希望喜歡的朋友收藏!
標(biāo)簽: 電子元器件 基礎(chǔ)知識(shí) 講義
上傳時(shí)間: 2013-07-01
上傳用戶:zl5712176
本文對(duì)于全并行Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究,并最終將用FPGA實(shí)現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個(gè)模塊實(shí)現(xiàn)的一些經(jīng)典算法,對(duì)這些算法的硬件結(jié)構(gòu)設(shè)計(jì)進(jìn)行優(yōu)化并利用FPGA實(shí)現(xiàn),而后在QuartusⅡ平臺(tái)上對(duì)各模塊的實(shí)現(xiàn)進(jìn)行仿真以及在Matlab平臺(tái)上對(duì)結(jié)果進(jìn)行驗(yàn)證。最后給出Viterbi譯碼模塊應(yīng)用在實(shí)際系統(tǒng)上的誤碼率測(cè)試性能結(jié)果。 測(cè)試結(jié)果表明,系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求,從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性,同時(shí)所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。
上傳時(shí)間: 2013-07-30
上傳用戶:13913148949
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1