亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

分電器

  • EWB做的多功能數字鐘 由振蕩器輸出穩定的高頻脈沖信號作為時間基準

    EWB做的多功能數字鐘 由振蕩器輸出穩定的高頻脈沖信號作為時間基準,經分頻器輸出標準的秒脈沖,秒計數器滿60向分計數器進位,分計數器滿60向小時計數器進位,小時計數器按“12翻1”規律計數,計數器經譯碼器送到顯示器;計數出現誤差可用校時電路進行校時、校分、校秒, 可發揮部分:使鬧鐘具有可整點報時與定時鬧鐘的功能。

    標簽: EWB 多功能 基準 數字

    上傳時間: 2015-08-06

    上傳用戶:zhangyi99104144

  • 在數字電路中

    在數字電路中,常需要對較高頻率的時鐘進行分頻操作,得到較低頻率的時鐘信號。我們知道,在硬件電路設計中時鐘信號是最重要的信號之一。 下面我們介紹分頻器的 VHDL 描述,在源代碼中完成對時鐘信號 CLK 的 2 分頻, 4 分頻, 8 分頻, 16 分頻。 這也是最簡單的分頻電路,只需要一個計數器即可。

    標簽: 數字電路

    上傳時間: 2015-08-25

    上傳用戶:wangchong

  • 數字系統設計實例.pdf,VHDL語言實現

    數字系統設計實例.pdf,VHDL語言實現,7.1 半整數分頻器的設計7.2 音樂發生器7.3 2FSK/2PSK信號產生器7.4 實用多功能電子表7.5 交通燈控制器 7.6 數字頻率計.值得一看。

    標簽: VHDL 數字系統 設計實例

    上傳時間: 2015-08-31

    上傳用戶:lhw888

  • fpga cpld 常見模塊設計

    fpga cpld 常見模塊設計,包括基于fpga 的全數字鎖向環,基于fpga cpld 的半整數分頻器的設計等,很有用

    標簽: fpga cpld 模塊設計

    上傳時間: 2014-11-06

    上傳用戶:leehom61

  • 數字鎖相環實現源碼

    數字鎖相環實現源碼,有很大的參考價值。 由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成.

    標簽: 數字鎖相環 源碼

    上傳時間: 2014-01-04

    上傳用戶:zq70996813

  • 利用verilog語言

    利用verilog語言,設計分頻器,很不錯的參考資料

    標簽: verilog 語言

    上傳時間: 2013-12-03

    上傳用戶:685

  • 2MHz的數據時鐘恢復電路

    2MHz的數據時鐘恢復電路,包括鑒相器、分頻器及濾波器

    標簽: 2MHz 數據 時鐘恢復 電路

    上傳時間: 2013-12-26

    上傳用戶:電子世界

  • 四位計數器 計數器是數字系統中用得較多的基本邏輯器件。它不僅能記錄輸入時鐘脈沖的個數

    四位計數器 計數器是數字系統中用得較多的基本邏輯器件。它不僅能記錄輸入時鐘脈沖的個數,還可以實現分頻、定時、產生節拍脈沖和脈沖序列等。例如,計算機中的時序發生器、分頻器、指令計數器等都要使用計數器。

    標簽: 計數器 數字系統 脈沖 邏輯器件

    上傳時間: 2013-12-22

    上傳用戶:maizezhen

  • 編程將8253計數器0

    編程將8253計數器0,計數器1的工作方式設定為方式2,用作分頻器,定時器2工作在方式3,方波;定時器0的輸出作為定時器1的輸入,定時器1的輸出作為定時器2的輸入,定時器2的輸出接在LED上,運行后可觀察到該LED燈在不停的閃爍。

    標簽: 8253 編程 計數器

    上傳時間: 2016-08-26

    上傳用戶:LIKE

  • 、本實戰的目的是讓大家熟悉ADC模塊的功能以及AD轉換的方法 2、項目實現的功能:從芯片RA0輸入一個可以隨時變化的模擬量(通過調節DEMO板VR1實現) 則單片機就能夠及時地把該模擬量進行模

    、本實戰的目的是讓大家熟悉ADC模塊的功能以及AD轉換的方法 2、項目實現的功能:從芯片RA0輸入一個可以隨時變化的模擬量(通過調節DEMO板VR1實現) 則單片機就能夠及時地把該模擬量進行模/數轉換,并用LED顯示出來,我們可以看到轉換結果 會隨模擬量的變化而變化,從而以讓我們了解片內ADC模塊的工作情況。 3、本例的軟件設計思路:利用單片機片內硬件資源TMR0和預分頻器,為ADC提供定時啟動信號。但是 沒有利用其中斷功能,而是采用了軟件查詢方式,轉換結果采用了右對齊方式, A/D轉換的時鐘源選用了系統周期的8倍,本例對于ADC的電壓基準要求不高, 我們就選用了電源電壓VDD和VSS作為基準電壓, 4、對于A/D轉換過程是否完成也沒有利用ADC模塊的中斷功能,而是以軟件方式查詢其中啟動位GO是否為0。本例中選用的模擬通道為AN0。

    標簽: DEMO ADC RA0 VR1

    上傳時間: 2014-01-17

    上傳用戶:離殤

主站蜘蛛池模板: 六枝特区| 泰宁县| 威海市| 拉萨市| 九龙坡区| 六枝特区| 彭山县| 克东县| 英山县| 会昌县| 尚志市| 磐石市| 永福县| 抚州市| 文昌市| 屏山县| 安新县| 吴桥县| 舒兰市| 保定市| 唐山市| 新和县| 洪江市| 乌拉特前旗| 丽水市| 荥阳市| 宾川县| 八宿县| 宜兰县| 文山县| 宁化县| 财经| 宁都县| 元朗区| 宜兰县| 宝应县| 南江县| 香格里拉县| 新巴尔虎右旗| 三门县| 南皮县|