摘要:自動(dòng)計(jì)量分裝機(jī)是近幾年來廣泛使用的一種機(jī)器，它的控制系統(tǒng)是分裝機(jī)的核心部分。整個(gè)系統(tǒng)是由輸入電路、顯示電路及電氣控制電路等組成，并采用AT89C51單片機(jī)及串行外圍電路為主要部件:部分硬件功能采用軟件實(shí)現(xiàn)，使得該系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，可靠性強(qiáng)，使用方便。該系統(tǒng)的主要功能包括參數(shù)設(shè)定、瞬時(shí)質(zhì)量及分裝次數(shù)顯示、振蕩強(qiáng)度的連續(xù)調(diào)節(jié)、超差報(bào)警等。系統(tǒng)功能強(qiáng)大，同時(shí)還具有裝料、稱重、判別、顯示、統(tǒng)計(jì)、卸料控制等功能，在一定程度上滿足了生產(chǎn)的要求，是實(shí)現(xiàn)各種粉狀、顆粒狀物料的計(jì)量、分裝的專用分裝設(shè)備。下文將詳細(xì)介紹自動(dòng)計(jì)量分裝機(jī)控制系統(tǒng)的系統(tǒng)功能、結(jié)構(gòu)特點(diǎn)、設(shè)計(jì)方案、工作原理等。關(guān)健詞:自動(dòng)計(jì)量分裝機(jī) 單片機(jī) 主控電路
標(biāo)簽： 自動(dòng)計(jì)量 分 控制系統(tǒng)
上傳時(shí)間： 2013-11-12
上傳用戶：1047385479
利用分時(shí)操作系統(tǒng)中的分時(shí)調(diào)度思想可以使一個(gè)多終端的系統(tǒng)快速響應(yīng)各終端的要求。本文首先介紹分時(shí)操作系統(tǒng)中的分時(shí)調(diào)度思想, 然后以程控交換機(jī)的控制系統(tǒng)為例, 在簡(jiǎn)介控制系統(tǒng)功能的基礎(chǔ)上對(duì)用戶的實(shí)時(shí)性要求進(jìn)行分析, 論證了分時(shí)調(diào)度思想的可行性, 并利用該思想進(jìn)行軟件流程設(shè)計(jì), 用A TM EL 89S51 替代原PC 機(jī)完成控制, 實(shí)現(xiàn)程控交換機(jī)的各種功能。
標(biāo)簽： 分時(shí)調(diào)度 單片機(jī)應(yīng)用
上傳時(shí)間： 2013-11-20
上傳用戶：shirleyYim
HT49 MCU的可編程分頻器(PFD)使用指南 本文主要介紹 HT49 單片機(jī)可編程分頻器（PFD）的使用及注意事項(xiàng)。
上傳時(shí)間： 2013-11-03
上傳用戶：crazyer
作為嵌入式系統(tǒng)主控單元——單片機(jī)，其軟件往往是一個(gè)微觀的實(shí)時(shí)操作系統(tǒng)，且大部分是為某種應(yīng)用而專門設(shè)計(jì)的。系統(tǒng)程序有實(shí)時(shí)過程控制或?qū)崟r(shí)信息處理的能力，要求能夠及時(shí)響應(yīng)隨機(jī)發(fā)生的外部事件并對(duì)該事件做出快速處理。而分時(shí)操作系統(tǒng)卻是把CPU的時(shí)間劃分成長(zhǎng)短基本相同的時(shí)間區(qū)間，即“時(shí)間片”，通過操作系統(tǒng)的管理，把這些時(shí)間片依次輪流地分配給各個(gè)用戶使用。如果某個(gè)作業(yè)在時(shí)間片結(jié)束之前，整個(gè)任務(wù)還沒有完成，那么該作業(yè)就被暫停下來，放棄CPU，等待下一輪循環(huán)再繼續(xù)做。此時(shí)CPU又分配給另一個(gè)作業(yè)去使用。由于計(jì)算機(jī)的處理速度很快，只要時(shí)間片的間隔取得適當(dāng)，那么一個(gè)用戶作業(yè)從用完分配給它的一個(gè)時(shí)間片到獲得下一個(gè)CPU時(shí)間片，中間有所“停頓”；但用戶察覺不出來，好像整個(gè)系統(tǒng)全由它“獨(dú)占”似的。分時(shí)操作系統(tǒng)主要具有以下3個(gè)特點(diǎn)：① 多路性。用戶通過各自的終端，可以同時(shí)使用一個(gè)系統(tǒng)。② 及時(shí)性。用戶提出的各種要求，能在較短或可容忍的時(shí)間內(nèi)得到響應(yīng)和處理。③ 獨(dú)占性。在分時(shí)系統(tǒng)中，雖然允許多個(gè)用戶同時(shí)使用一個(gè)CPU，但用戶之間操作獨(dú)立，互不干涉。分時(shí)操作系統(tǒng)主要是針對(duì)小型機(jī)以上的計(jì)算機(jī)提出的。一般而言，微處理器（MPU）驅(qū)動(dòng)的通用計(jì)算機(jī)，系統(tǒng)設(shè)計(jì)人員對(duì)每一臺(tái)的最終具體應(yīng)用都是不得而知的，因此，在價(jià)格允許的情況下，硬件設(shè)計(jì)務(wù)求CPU時(shí)鐘盡可能的快；計(jì)算及管理能力盡可能的強(qiáng)；程序和數(shù)據(jù)存儲(chǔ)器的容量盡可能的大；各種計(jì)算機(jī)外設(shè)的配接盡可能的詳盡等等，特別是采用分時(shí)操作系統(tǒng)的機(jī)器，因?yàn)槭且粰C(jī)多用戶的管理系統(tǒng)，它的要求就更高了。相對(duì)而言，微控制器（MCU）俗稱單片機(jī)，是一個(gè)單片集成系統(tǒng)，它將這些或那些計(jì)算機(jī)所需的外設(shè)，諸如程序和數(shù)據(jù)存儲(chǔ)器、端口以及有關(guān)的子系統(tǒng)集成到一片芯片上。從硬件上，單片機(jī)系統(tǒng)與采用分時(shí)操作系統(tǒng)的計(jì)算機(jī)系統(tǒng)是無法比擬的。但是，在單片機(jī)系統(tǒng)的設(shè)計(jì)中，設(shè)計(jì)人員對(duì)其最終具體應(yīng)用是一清二楚的，它的使用環(huán)境相對(duì)是單一固定的。所控制的過程的可預(yù)見性為分時(shí)系統(tǒng)思想的實(shí)現(xiàn)提供了可能性。具體一點(diǎn)就是：雖然單片機(jī)的CPU速度較低，但其任務(wù)是可預(yù)見的，這樣作業(yè)調(diào)度將變得簡(jiǎn)單而無須占用很多的CPU時(shí)間，同時(shí)“時(shí)間片”的設(shè)計(jì)是具體而有針對(duì)性的，因此可變得很有效。一、單片機(jī)分時(shí)系統(tǒng)的設(shè)計(jì)單片機(jī)系統(tǒng)往往是一個(gè)嵌入式的控制系統(tǒng)，因此目前絕大部分的單片機(jī)系統(tǒng)還是一實(shí)時(shí)系統(tǒng)。能夠真正體現(xiàn)分時(shí)系統(tǒng)的設(shè)計(jì)思想的往往是那些多路重復(fù)檢測(cè)控制系統(tǒng)。即便是在這些多路重復(fù)檢測(cè)控制系統(tǒng)中，它的實(shí)時(shí)性也是非常重要的。也就是說，在單片機(jī)系統(tǒng)中應(yīng)用了分時(shí)系統(tǒng)設(shè)計(jì)思想，但其及時(shí)性應(yīng)首先進(jìn)行考慮。
標(biāo)簽： 分時(shí)操作系統(tǒng) 中的實(shí)現(xiàn) 單片機(jī)編程
上傳時(shí)間： 2013-12-23
上傳用戶：佳期如夢(mèng)
基于VHDL語(yǔ)言的多種分頻程序
上傳時(shí)間： 2013-10-27
上傳用戶：dongbaobao
Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法
上傳時(shí)間： 2013-11-07
上傳用戶：JasonC
利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法
標(biāo)簽： Verilog_HDL FPGA 分頻
上傳時(shí)間： 2013-10-18
上傳用戶：feitian920
簡(jiǎn)單分頻時(shí)序邏輯電路設(shè)計(jì)分頻電路，有圖，有代碼
標(biāo)簽： 分頻 時(shí)序邏輯 電路設(shè)計(jì)
上傳時(shí)間： 2013-11-25
上傳用戶：wanqunsheng
用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計(jì)
標(biāo)簽： VerilogHDL FPGA 分頻器
上傳時(shí)間： 2013-10-28
上傳用戶：xiaoxiang
基于FPGA的小數(shù)分頻實(shí)現(xiàn)方法
標(biāo)簽： FPGA 小數(shù)分頻 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-10-11
上傳用戶：jiangxiansheng
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
