直流電動機具有優良的調速特性,調速平滑、簡單,且范圍大.同時其過載能力大,能承受頻繁的沖擊負載,廣泛應用于切削機床、造紙機等高性能可控電力拖動領域. 以往直流調速系統控制器采用分立元件,其故障率高,穩定性差,技術落后,很難滿足生產的需要.隨著計算機技術及通信技術的發展,數字化直流調速系統克服了這一不足,成為直調系統的主流. 本文設計的系統以DSP為主控芯片,監控系統控制芯片使用P89C669單片機,通過上下位機的數據通訊,實現系統參數設計和調節的數字化.下面是具體工作闡述: 1.設計了電封閉直流調速系統的硬件和軟件,完成兩臺同軸電機的電封閉實驗. 2.主電路使用三菱公司的IPM-PS21867作為功率輸出模塊,同時設計了驅動保護電路、控制電路以及通信保護電路. 3.采用PWM控制方式,編寫了系統的軟件.主要包括主程序、通訊顯示程序以及中斷服務子程序. 4.完成了樣機的整體布局和調試,實現了系統的雙閉環控制. 5.針對由于負載、轉動慣量等的變化影響系統的調速性能,本文基于模型參考自適應控制原理,給出了雙閉環調速系統自適應的Narendra方案的具體實現,通過仿真驗證方案的可行性.
上傳時間： 2013-04-24
上傳用戶：kennyplds
關于半橋或全橋自舉式浮動柵極驅動的四個中文文檔，為飛兆和IR公司技術文檔，介紹了自舉電路元件的選取及實際問題解決。可從其官網中下載。這里集合上傳~
標簽： 驅動
上傳時間： 2013-07-30
上傳用戶：碉堡1234
隨著計算機網絡與嵌入式控制技術的迅速發展，作為傳統運輸行業的鐵路系統對此也有了新的要求，列車通信網絡應運而生。經過多年的發展，國際電工委員會(IEC)為了規范列車通信網絡，于1999年通過了IEC61375-1標準。該標準將列車通信網絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質，為掛在其上的設備傳輸和交換數據。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現MVB數據鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發具有自主知識產權的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據MVBC的技術特點，本文提出了使用FPGA來實現其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態、過程數據、消息數據通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發流程中，使用Xilinx的ISE集成開發環境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現MVBC這一方案具有可操作性。 關鍵詞：列車通信網；多功能車輛總線；多功能車輛總線控制器；現場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
工業生產過程往往具有非線性、不確定性，難以建立精確的數學模型。應用常規的PID控制器難以達到理想的控制效果。作為的重要分支，人工神經網絡具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統建模、辨識和控制中常用的理論和方法。其中，神經元具有很強的信息綜合、學習記憶、自學習和自適應能力，可以處理那些難以用模型和規則描述的過程，將神經元與PID結合，應用到實際的控制中，可以在線調整PID的參數，使系統具有較強的抗干擾能力、自適應能力和較好的魯棒性。 目前，人工神經網絡的研究主要是神經網絡的理論研究、神經網絡的應用研究和神經網絡的實現技術研究，這三方面是相互依賴和相互促進的關系。本文主要側重的是神經網絡的實現技術研究方面，創新性地利用FPGA嵌入式系統開發技術實現單神經元PID智能控制器的研究與設計，并將其封裝成為一個專用的IP核供其他的控制系統使用。 首先，對單神經元PID智能控制器的設計原理和設計算法進行了深入的研究與分析；其次，利用MATLAB設計單神經元PID智能控制器，針對特定的被控對象，對其進行仿真實驗，獲得比較理想的系統輸出；然后，研究基于FPGA的單神經元智能控制算法的實現，對控制器進行VHDL語言分層設計，使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結果表明，基于FPGA的單神經元智能控制器比MATLAB設計的單神經元PID智能控制器性能優良。 本文的設計模塊主要包括權值修改模塊、誤差計算模塊、權值產生模塊和輸出模塊。在各個模塊的設計中進行了優化處理，使本文的設計不僅利用的硬件資源少，而且也有很快的運行速度，同時也改善了傳統控制器的控制性能。
上傳時間： 2013-04-24
上傳用戶：13517191407
隨著以太網技術的不斷發展，網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試；介紹了整個系統的內部結構、模塊劃分，并對各個模塊的設計過程進行了詳細闡述，接著介紹了開發環境和驗證工具，同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器，實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連，也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核，為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時，為與其它WS接口的控制器實現直接互連創造了條件，對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
上傳時間： 2013-07-17
上傳用戶：bruce
在國家重大科學工程HIRFL-CSR的CSR控制系統中，需要高速數據獲取和處理系統。該系統通常采用存儲器作為數據緩沖存儲。同步動態隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優勢成為最佳選擇。但是SDRAM卻具有復雜的時序，為了降低成本，所以采用目前很為流行的EDA技術，選擇可編程邏輯器件中廣泛使用的現場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進的自頂向下的設計思想實現對SDRAM控制器的設計。 論文引言部分簡單介紹了CSR控制系統，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標，其次較為詳細介紹了動態存儲器DRAM的基本時序，最后對同步動態隨機存儲器SDRAM進行詳盡論述，包括性能、特點、結構以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設計，重點介紹了具體芯片與FPGA設計技術。第五章為該SDRAM控制器在CsR控制系統中的一個經典應用，即同步事例處理器。最后對FPGA技術進行總結與展望。 本論文完整論述了控制器的設計原理和具體實現。從測試的結果來看，本控制器無論從結構上，還是軟硬件上設計均滿足了工程實際要求。
上傳時間： 2013-07-19
上傳用戶：dct灬fdc
自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。 最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。
上傳時間： 2013-06-01
上傳用戶：ynwbosss
隨著國民經濟的飛速發展，傳統的電機已無法滿足當前工程的要求，其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉矩等進行精確的控制，并能實現快速加速、減速、反轉以及準確停止等，使被驅動的機械運動符合于集的要求。在集成電路、現代電子技術及控制理論飛速發展的今天，電機控制技術也得到了飛快的發展，電機控制器也由模擬分立元件構成的電路向數?；旌?、全數字方向發展。本論文主要研究了FPGA芯片在電機控制器中的應用。 論文首先對無刷直流電機系統進行了綜合性論述。對系統的組成、及系統中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進行了較詳細的說明；并且提出了與本研究相關的控制機理和實施方案。 其次，論文對FPGA芯片的特點及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進行了較詳細的論述；同時對超高速集成電路硬件描述語言(VHDL)的特點和應用進行了研究；并提出了應用FPGA芯片對電機速度進行控制的系統構成及工作原理。 論文還對FPGA芯片與DSP芯片共同完成電機控制的方案進行了論述，利用ALTERA公司的FPGA芯片完成了電機控制器的設計、制造和調試，并在此基礎上分析研究了利用此控制器對無刷直流電機進行調速控制的方法；兩種控制器共同工作，組合方便、功能強大，適合在高精度、高效、寬變速控制的應用場合下，可對電機實現精度更高、策略更復雜的控制。 論文最后還對在具體產品中的應用效果及行了簡單分析。
上傳時間： 2013-08-04
上傳用戶：小鵬
模糊控制是智能控制的重要組成部分，它能對那些不能建立精確數學模型的場合進行有效的控制；近年來，FPGA及EDA技術發展迅速。本論文就是要結合這兩種先進技術，在一塊FPGA芯片上實現一個雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡化系統設計。 首先闡述了模糊控制的理論基礎，重點介紹了雙輸入單輸出的模糊控制算法；然后在簡單介紹FPGA結構和VHDL語言的基礎上，采用自項向下的設計方法，應用主流EDA工具進行模糊控制各模塊的設計，并對每個模塊進行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進行仿真驗證和編程下載，并用一個溫度控制實驗驗證了控制器的功能，證明該控制器滿足一般控制應用的要求。 本論文是以VHDL和FPGA為代表的現代數字系統設計技術在智能控制領域應用的一個嘗試，拓寬了模糊控制器的實現形式，相比于傳統的以單片機為載體的模糊控制器，在系統的簡單性、實時性和經濟性方面都有顯著的增強，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化，所以損失了一定的精度。今后可以在算法上進行完善，設計出高精度的模糊控制器。
上傳時間： 2013-06-07
上傳用戶：haoxiyizhong
