本文對(duì)基于ARM的可編程控制器進(jìn)行了研究。本文研制的可編程控制器配置簡(jiǎn)單，擴(kuò)展方便，抗干擾能力強(qiáng)，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關(guān)量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關(guān)量；能夠采集6路溫度信號(hào)：可以應(yīng)用于開關(guān)量的邏輯控制；能實(shí)現(xiàn)簡(jiǎn)單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業(yè)控制的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：LSPSL
數(shù)字?jǐn)z影的興起不可避免地引起了數(shù)碼相框的發(fā)展，因?yàn)閮H有不到35％的數(shù)碼照片被打印。數(shù)碼相框的基本原理就是采用普通相框的造型，把原來(lái)相框中間的照片部分換成液晶顯示屏，配上電源，存儲(chǔ)介質(zhì)等，使得同一個(gè)相框內(nèi)可以循環(huán)播放照片，比普通相框的單一顯示功能更有優(yōu)勢(shì)。從2007年開始，數(shù)碼相框的市場(chǎng)關(guān)注度開始激增。在2008年，數(shù)碼相框市場(chǎng)呈現(xiàn)高速發(fā)展的態(tài)勢(shì)，具有極高的潛在市場(chǎng)價(jià)值。 本論文以此為出發(fā)點(diǎn)，進(jìn)行數(shù)碼相框軟件的開發(fā)研究工作。作為一款嵌入式產(chǎn)品，核心部件CPU采用了性能價(jià)格比、性能功耗比都很高的ARM架構(gòu)處理器之中的一款——三星S3C2440A，顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面，Bootloader采用較為成熟的u-boot-1.1.4，Linux內(nèi)核的版本為2.6.12，系統(tǒng)命令集由busybox構(gòu)成。利用ARM處理器對(duì)Linux系統(tǒng)良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點(diǎn)，進(jìn)行圖像顯示、音頻播放與文件管理。對(duì)于目前大部分?jǐn)?shù)碼相框在圖片瀏覽和文件管理功能上的不足，本設(shè)計(jì)的圖像顯示功能充分利用了觸摸屏功能，實(shí)現(xiàn)了圖像的觸摸式移動(dòng)，使用戶可以自由的觀看放大后的圖像；文件管理功能則設(shè)計(jì)成了類似windows的文件瀏覽器，不僅具有豐富的文件管理功能，而且使習(xí)慣了windows的廣大用戶可以很快的熟悉此功能，并為將來(lái)升級(jí)為下一代的細(xì)分產(chǎn)品——數(shù)碼相冊(cè)做好準(zhǔn)備。 本設(shè)計(jì)的核心是基于ARM平臺(tái)的系統(tǒng)移植與基于QT的應(yīng)用程序設(shè)計(jì)。首先根據(jù)系統(tǒng)的總體設(shè)計(jì)思路選擇合適的硬件組合；然后在此基礎(chǔ)上進(jìn)行u-boot的移植，嵌入式Linux的移植，QT Embedded/Qtopia的移植，以及最后QT圖形界面的設(shè)計(jì)。
標(biāo)簽： ARM 數(shù)碼相框 軟件開發(fā)
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
近年來(lái)，伴隨著PC及微處理器的迅速發(fā)展、軟件資源的豐富，嵌入式系統(tǒng)成為研究與應(yīng)用的熱點(diǎn)。嵌入式系統(tǒng)是一種面向具體應(yīng)用的將底層硬件、實(shí)時(shí)操作系統(tǒng)和應(yīng)用軟件相結(jié)合的專用計(jì)算機(jī)系統(tǒng)。其廣泛應(yīng)用于控制領(lǐng)域、消費(fèi)電子產(chǎn)品等行業(yè)，己成為現(xiàn)代電子領(lǐng)域的重要研究方向之一。 本文結(jié)合課題實(shí)際需要與當(dāng)前的控制器發(fā)展趨勢(shì)，構(gòu)建和開發(fā)基于ARM和μC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的嵌入式通用控制器應(yīng)用平臺(tái).在分析ARM內(nèi)核處理器的基礎(chǔ)上，自主開發(fā)以PHILIPS公司LPC2880芯片為核心的嵌入式通用控制器的硬件平臺(tái)。根據(jù)嵌入式控制器的實(shí)際應(yīng)用要求設(shè)計(jì)了相應(yīng)的應(yīng)用模塊，主要包括：串口模塊、存儲(chǔ)器擴(kuò)展模塊、液晶顯示和鍵盤模塊等。并完成了各個(gè)功能模塊的接口函數(shù)，創(chuàng)建了應(yīng)用函數(shù)庫(kù)，為后面的代碼應(yīng)用和移植提供了方便。在對(duì)電機(jī)驅(qū)動(dòng)控制原理的學(xué)習(xí)掌握基礎(chǔ)上，開發(fā)出基于L297/L298芯片的步進(jìn)電機(jī)驅(qū)動(dòng)器及基于LMD18200芯片的伺服電機(jī)驅(qū)動(dòng)器。為實(shí)現(xiàn)控制器與PC機(jī)的通訊，確定了USB2.0通訊接口作為主要通訊方式，詳細(xì)分析了通用串行總線的軟硬件特點(diǎn)，根據(jù)LPC2880芯片特點(diǎn)實(shí)現(xiàn)嵌入式USB主機(jī)模式的通訊方式，并給出了它和主控制器的連線原理圖以及USB主機(jī)的系統(tǒng)軟件框架。 嵌入式實(shí)時(shí)操作系統(tǒng)是嵌入式系統(tǒng)應(yīng)用軟件開發(fā)的支撐平臺(tái)，通過(guò)對(duì)現(xiàn)在常用的幾種嵌入式操作系統(tǒng)的綜合比較，選擇μC/OS-Ⅱ作為本系統(tǒng)的RTOS。詳細(xì)分析了μC/OS-Ⅱ內(nèi)核工作原理，改進(jìn)了中斷和時(shí)鐘處理的不足。成功的將μC/OS-Ⅱ系統(tǒng)移植到ARM微處理器中，并通過(guò)相應(yīng)的開發(fā)工具，對(duì)移植系統(tǒng)進(jìn)行模擬調(diào)試和功能測(cè)試。結(jié)果表明，設(shè)計(jì)的嵌入式通用控制器平臺(tái)基本達(dá)到預(yù)期目標(biāo).
標(biāo)簽： ARM 嵌入式工業(yè) 制器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：天涯
本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來(lái)現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實(shí)現(xiàn)無(wú)線功能的軟件無(wú)線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn)，即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對(duì)數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì)，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析，最后給出硬件測(cè)試平臺(tái)上結(jié)果和測(cè)試結(jié)果分析。
標(biāo)簽： DQPSK FPGA 全數(shù)字 中頻
上傳時(shí)間： 2013-07-18
上傳用戶：saharawalker
自適應(yīng)天線技術(shù)、擴(kuò)頻技術(shù)是提高通信系統(tǒng)抗干擾能力的有效手段.本課題短波電臺(tái)擴(kuò)頻-自適應(yīng)天線抗干擾系統(tǒng)的目的是將自適應(yīng)天線技術(shù)與擴(kuò)頻技術(shù)結(jié)合起來(lái),使短波通信系統(tǒng)具有對(duì)抗各種干擾的性能,保證在惡劣的電磁環(huán)境中實(shí)現(xiàn)正常通信.本文主要工作如下:·研究了強(qiáng)干擾環(huán)境下的PN碼同步,給出了設(shè)計(jì)中關(guān)鍵指標(biāo)的選取原則;·分析了參考信號(hào)提取的原理,提出了適合于本課題的設(shè)計(jì)方案;·給出了擴(kuò)頻偽隨機(jī)碼PN1、導(dǎo)引信號(hào)偽隨機(jī)碼PN2的選取方法;·基于FPGA,給出了系統(tǒng)設(shè)計(jì)中PN碼同步,參考信號(hào)提取的具體實(shí)現(xiàn).
標(biāo)簽： FPGA 短波電臺(tái) 擴(kuò)頻 天線抗干擾
上傳時(shí)間： 2013-04-24
上傳用戶：zzbbqq99n
本文對(duì)基于DSP和FPGA運(yùn)動(dòng)控制器的設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： （1）深入研究國(guó)內(nèi)外運(yùn)動(dòng)控制技術(shù)的發(fā)展現(xiàn)狀和前景。 （2）規(guī)劃運(yùn)動(dòng)控制器的硬件和軟件整體研發(fā)方案。 （3）對(duì)運(yùn)動(dòng)控制器的各個(gè)功能模塊進(jìn)行硬件設(shè)計(jì)。 （4）對(duì)運(yùn)動(dòng)控制算法和數(shù)字濾波算法進(jìn)行設(shè)計(jì)，編寫控制軟件。 （5）對(duì)運(yùn)動(dòng)控制系統(tǒng)的性能進(jìn)行分析和訪真，調(diào)節(jié)控制器參數(shù)，使運(yùn)動(dòng)控制系統(tǒng)具有較好的靜態(tài)特性和動(dòng)態(tài)特性。 （6）構(gòu)建實(shí)驗(yàn)系統(tǒng)，編寫人機(jī)界面軟件，驗(yàn)證運(yùn)動(dòng)控制器的性能。
標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制器
上傳時(shí)間： 2013-06-13
上傳用戶：haobin315
自90年代以來(lái)，LED顯示屏的設(shè)計(jì)制造和應(yīng)用水平得到日益提高，LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏，到圖像顯示屏，一直到今天的全彩色視頻顯示屏的發(fā)展過(guò)程。在此發(fā)展過(guò)程中，無(wú)論在器件的性能(超高亮度LED顯示屏及藍(lán)色發(fā)光二極管等)和系統(tǒng)組成(計(jì)算機(jī)化的全動(dòng)態(tài)顯示系統(tǒng))等方面都取得了長(zhǎng)足的進(jìn)步。 LED顯示屏相比與其它的平板顯示器，有其獨(dú)特的優(yōu)越性，比如：可靠性高、使用壽命長(zhǎng)、環(huán)境適應(yīng)能力強(qiáng)、性價(jià)比高且成本低等特點(diǎn)，且隨著全彩屏顯示技術(shù)的日益完善，使得LED顯示屏在許多場(chǎng)合得到廣泛的應(yīng)用。 本文詳細(xì)介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源，利用查表的方法實(shí)現(xiàn)伽瑪矯正的實(shí)現(xiàn)方案和實(shí)現(xiàn)4096級(jí)灰度的LED視頻顯示屏控制系統(tǒng)的設(shè)計(jì)原理。通過(guò)對(duì)等長(zhǎng)時(shí)間實(shí)現(xiàn)4096級(jí)灰度方案的分析，得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限，提出采用變長(zhǎng)時(shí)間和消影時(shí)間相結(jié)合的方案實(shí)現(xiàn)4096級(jí)灰度的方案及實(shí)現(xiàn)，這是在提高硬件成本以獲得成本，速度和亮度的折中。在此基礎(chǔ)上，提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果，并探討了低幀頻無(wú)閃爍LED全彩屏的實(shí)現(xiàn)方法；對(duì)一些可以提高LED顯示屏系統(tǒng)技術(shù)的新技術(shù)展開討論，為今后的動(dòng)態(tài)全彩色LED顯示屏具體實(shí)現(xiàn)打下堅(jiān)實(shí)的理論基礎(chǔ)。
上傳時(shí)間： 2013-04-24
上傳用戶：793212294
傳統(tǒng)PLC使用時(shí)會(huì)出現(xiàn)一些問(wèn)題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問(wèn)題依然存在。為了更好地解決這些問(wèn)題，本文提出一種全新的可編程控制器現(xiàn)場(chǎng)集成技術(shù)，用FPGA來(lái)實(shí)現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來(lái)實(shí)現(xiàn)控制功能，不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢(shì)。 本課題在對(duì)國(guó)內(nèi)外可編程控制器，重點(diǎn)是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為： 1.對(duì)比分析了CPLD和FPGA的性能特點(diǎn)，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊，對(duì)每個(gè)模塊的工作原理進(jìn)行了深入的探討，用VHDL語(yǔ)言建立了每個(gè)模塊的模型，在此基礎(chǔ)上進(jìn)行了仿真、綜合，為進(jìn)一步研究可編程控制器的現(xiàn)場(chǎng)集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實(shí)際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對(duì)于開發(fā)具有我國(guó)自主知識(shí)產(chǎn)權(quán)的HardPLC組成IP庫(kù)具有一定的理論意義；對(duì)特定系統(tǒng)的控制實(shí)現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場(chǎng)集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫(kù)，在許多應(yīng)用場(chǎng)合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價(jià)格、簡(jiǎn)單易操作的解決方案，這將帶來(lái)巨大的社會(huì)經(jīng)濟(jì)效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對(duì)FPGA芯片配置數(shù)據(jù)的加載，在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。
標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時(shí)間： 2013-05-30
上傳用戶：dtvboyy
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國(guó)防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過(guò)分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來(lái)完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來(lái)阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問(wèn)題。 論文通過(guò)對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來(lái)實(shí)現(xiàn)。系統(tǒng)可以通過(guò)鍵盤預(yù)置門控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：dapangxie
本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計(jì)。為了提高譯碼性能，減小譯碼差錯(cuò)，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測(cè)試儀，在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過(guò)程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺(tái)對(duì)Viterbi譯碼器加以實(shí)現(xiàn)，這使譯碼速率得到很大的提升。針對(duì)于具體的FPGA硬件實(shí)現(xiàn)，本文采用了硬件描述語(yǔ)言VHDL來(lái)完成設(shè)計(jì)。通過(guò)對(duì)譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。
上傳時(shí)間： 2013-04-24
上傳用戶：181992417
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
